时间：2022-06-15 19:28:12
开篇：写作不仅是一种记录，更是一种创造，它让我们能够捕捉那些稍纵即逝的灵感，将它们永久地定格在纸上。下面是小编精心整理的12篇集成电路设计论文，希望这些内容能成为您创作过程中的良师益友，陪伴您不断探索和进步。
摘要集成电路产业的发展，促使人才需求量增加。本文通过对我国市场调查，得出应用型集成电路设计人才是该行业目前大量需求的人才，并从几个方面进行分析。
关键词应用型人才IC设计需求分析
随着我国IC产业的迅速发展，相应人才的需求量也日益增加。根据上海半导体和IC研讨会公布的数据，08年中国IC产业对设计工程师的需求将达到25万人，但目前国内人才数量短缺这个数字不止几十倍。例如我们熟知的威盛虽然号称IC设计人才大户，但相对于其在内地业务发展的需要还是捉襟见肘，其关联企业每年至少需要吸纳数百名IC设计人才，而目前培养规模无法满足。而在人才的需求中，应用型IC设计人才更加受到欢迎。
一、IC设计人才短缺
2008年，全国集成电路（IC）人才需求将达到25万人，按照目前IC人才的培养速度，今后10年，IC人才仍然还有20多万人的缺口。这是08年4月21日在沈阳师范大学软件学院举行的国家信息技术紧缺人才培养工程——CSIP-AMD集成电路专项培训开班仪式上了解到的。同样有数据表明，近日，从清华大学、电子科技大学、北京航空航天大学了解到，目前全国高校设有微电子专业总共只有10余个，每年从IC卡设计和微电子专业毕业的硕士生也只有二三百人。在国内大约仅有不足4000名设计师，而2008年，IC产业对IC设计工程师的需求量达到25万－30万人。有专家预测，到2008年底仅北京市IC及微电子产业就将超过2000亿元人民币，而到了2010年我国可能需要30万名IC卡设计师[1]。未来我国IC卡设计人才需求巨大。目前中国每年从IC设计和微电子专业毕业的高学历的硕士生只有数百人。中国现有400多所高校设置了计算机系，新近又特批了51所商业化运做的软件学院。但这些软件学院和计算机系培养的是程序员。中国目前只有十来所大学能够培养IC设计专业的学生。因此IC设计专业人才处于极其供不应求的状态。可以这样说，这是因为我国很大程度上是没有足够的IC设计人才。
专家指出，我国IC设计人员不足的一个重要的原因是IC设计是新兴学科，国内在此之前很少有大专院校开设IC设计专业，现在从事IC设计专业的人才，大部分是微电子、半导体或计算机、自动控制等相邻领域的理工专业毕业生，但是和实际的IC工作比起来，还是有差距，学校并不了解企业需要的是什么样的人才。所以，许多IC设计企业只能经常从应届毕业生中直接招聘人才再进行培训。此外，IC设计的实验环境要求，恐怕所有的高校都没有能力搭建。据了解，建一个供30人使用的IC实验室，光是购买硬件设备就需要15万美元。
最新研究指出：到2010年中国半导体市场将占世界总需求量的6％，位居全球第四。未来几年内中国芯片生产有望每年以42％的速度递增，这大大高于全球10％的平均增长速度。仅就IC卡一项来看，我国IC卡设计前景广阔。身份证IC卡的正式应用，将是十亿计的数量，百亿计的销售额，此外读卡机及其系统将有成倍的产值。半导体理事长俞忠钰说，2002年全国的IC设计单位已达到了240家，根据北京市发展微电子产业的建设规划，到2010年，北京市要逐步建成20条左右大规模高水平的芯片生产线，200家高水平的IC卡专业设计公司。据预测，北京市IC产业将超过2000亿元。巨大的商机也同时带来了市场对IC卡设计人才的巨大需求。
二、应用型IC设计技术人才需求日切
IC产业飞速发展，现在的焦点已经移到了IT产业的核心技术IC设计上。据北京半导体协会负责人董秀琴表示，IC卡设计工程师在软件行业是现在公认的高收入阶层。目前我国IC卡人才缺口巨大，在我国的高等教育里，这一块发展十分缓慢。按照中国现在的市场行情，一个刚毕业、没有任何工作经验的IC设计工程师的年薪最少也要在8万元左右。为什么会出现这样的情况呢？董秀琴讲，这是因为一方面是现有IC设计人才的严重缺乏；另一方面是国内外市场对IC卡设计人才尤其是合格的IC设计师的大量需求。
由此我们可以看出，对于应用型的设计人员来讲，是备受集成电路行业欢迎的。例如常见的EDA公司、IC设计服务公司、IC设计公司和IDM或Fundry4种类型的公司需要那些IC设计人才呢？他们需要的是熟悉IC设计的技术支持工程师,涵盖IC设计的所有方面,通常包括:系统设计、算法设计、数字IC前端逻辑设计与验证、FPGA设计、版图设计、数字IC后端物理设计、数字后端验证、库开发，甚至还有EDA软件的开发与测试,嵌入式软件开发等，其中对IC物理设计工程师的需求量会多一些[2]。
目前，需求量最大、人才缺口最大的主要有模拟设计工程师、数字设计工程师和版图设计工程师三类。另外，设计环节还需要工艺接口工程师、应用工程师、验证工程师等。IC版图设计师的主要职责是通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。版图设计师通常需要与数字设计工程师和模拟设计工程师随时沟通和合作才能完成工作。一个优秀的版图设计师，即要有电路的设计和理解能力，也要具备过硬的工艺知识。模拟设计工程师作为设计环节的关键人物，模拟设计工程师的工作是完成芯片的电路设计。由于各个设计企业所采用的设计平台有所不同，不同材料、产品对电路设计的要求也千差万别，模拟设计工程师最核心的技能是必须具备企业所需的电路设计知识和经验，并有丰富的模拟电路理论知识。同时还需指导版图设计工程师实现模拟电路的版图设计。
由此我们可以看出，在IC人才的需求中，应用型IC设计人才的需求更大，而且他们也是推动集成电路产业迅速发展的生力军。
三、以社会需求为导向，培养应用型IC设计人才
国家对IC卡设计人才培养也很重视。据北京半导体协会卓洪俊部长说，到2010年，全国IC产量要达到500亿块，销售额达到2000亿元左右，将近占世界市场份额的5％，满足国内市场50％的需求。同时，国务院颁布《鼓励软件产业和集成电路产业发展的若干政策》的18号文件，支持和鼓励软件和IC产业加速发展，加快IC设计人才培养。
IC人才需求问题的解决首先还是从高校开始，2001年，清华大学微电子研究所开设了“集成电路设计与制造技术专业”第二学士学位班，2001年的IC专业二学位班已经有64名学员在读。清华大学还分别与宏力半导体、有研硅、首钢合作培养IC人才。2002年，成都电子科大也开始招收“微电子技术专业”的二学位学员，同时扩招微电子专业的本科生。为了更好地实施学校加速IC人才培养的战略，电子科大还成立了微电子与固体电子学院，并建立了面积为1500平米的IC设计中心。同济大学开始实施IC人才培养规划，提出了“研究生、本科生、高职生”的多层次培养体系。
作为人才培养的摇篮，高校在这一方面应进一步加快改革，制定可行的、新的人才培养计划，以社会需求为导向，加强教学、实验和实训投入，多渠道、多方式地进行应用型IC设计人才的培养。
参考文献
一、完善课程设置
合理设置课程体系和课程内容，是提高人才培养水平的关键。2009年，黑龙江大学集成电路设计与集成系统专业制定了该专业的课程体系，经过这几年教学工作的开展与施行，发现仍存在一些不足之处，于是在2014年黑龙江大学开展的教学计划及人才培养方案的修订工作中进行了再次的改进和完善。首先，在课程设置与课时安排上进行适当的调整。对于部分课程调整其所开设的学期及课时安排，不同课程中内容重叠的章节或相关性较大的部分可进行适当删减或融合。如：在原来的课程设置中，“数字集成电路设计”课程与“CMOS模拟集成电路设计”课程分别设置在教学第六学期和第七学期。由于“数字集成电路设计”课程中是以门级电路设计为基础，所以学生在未进行模拟集成电路课程的讲授前，对于各种元器件的基本结构、特性、工作原理、基本参数、工艺和版图等这些基础知识都是一知半解，因此对门级电路的整体设计分析难以理解和掌握，会影响学生的学习热情及教学效果；而若在“数字集成电路设计”课程中添加入相关知识，与“CMOS模拟集成电路设计”课程中本应有的器件、工艺和版图的相关内容又会出现重叠。在调整后的课程设置中，先开设了“CMOS模拟集成电路设计”课程，将器件、工艺和版图的基础知识首先进行讲授，令学生对于各器件在电路中所起的作用及特性能够熟悉了解；在随后“数字集成电路设计”课程的学习中，对于应用各器件进行电路构建时会更加得心应手，达到较好的教学效果，同时也避免了内容重复讲授的问题。此外，这样的课程设置安排，将有利于本科生在“大学生集成电路设计大赛”的参与和竞争，避免因学期课程的设置问题，导致学生还未深入地接触学习相关的理论课程及实验课程，从而出现理论知识储备不足、实践操作不熟练等种种情况，致使影响到参赛过程的发挥。调整课程安排后，本科生通过秋季学期中基础理论知识的学习以及实践操作能力的锻炼，在参与春季大赛时能够确保拥有足够的理论知识和实践经验，具有较充足的参赛准备，通过团队合作较好地完成大赛的各项环节，赢取良好赛果，为学校、学院及个人争得荣誉，收获宝贵的参赛经验。其次，适当降低理论课难度，将教学重点放在掌握集成电路设计及分析方法上，而不是让复杂烦琐的公式推导削弱了学生的学习兴趣，让学生能够较好地理解和掌握集成电路设计的方法和流程。第三，在选择优秀国内外教材进行教学的同时，从科研前沿、新兴产品及技术、行业需求等方面提取教学内容，激发学生的学习兴趣，实时了解前沿动态，使学生能够积极主动地学习。
二、变革教学理念与模式
CDIO（构思、设计、实施、运行）理念，是目前国内外各高校开始提出的新型教育理念，将工程创新教育结合课程教学模式，旨在缓解高校人才培养模式与企业人才需求的冲突[4]。在实际教学过程中，结合黑龙江大学集成电路设计与集成系统专业的“数模混合集成电路设计”课程，基于“逐次逼近型模数转换器（SARADC）”的课题项目开展教学内容，将各个独立分散的模拟或数字电路模块的设计进行有机串联，使之成为具有连贯性的课题实践内容。在教学周期内，以学生为主体、教师为引导的教学模式，令学生“做中学”，让学生有目的地将理论切实应用于实践中，完成“构思、设计、实践和验证”的整体流程，使学生系统地掌握集成电路全定制方案的具体实施方法及设计操作流程。同时，通过以小组为单位，进行团队合作，在组内或组间的相互交流与学习中，相互促进提高，培养学生善于思考、发现问题及解决问题的能力，锻炼学生团队工作的能力及创新能力，并可以通过对新结构、新想法进行不同程度奖励加分的形式以激发学生的积极性和创新力。此外，该门课程的考核形式也不同，不是通过以往的试卷笔试形式来确定学生得分，而是以毕业论文的撰写要求，令每一组提供一份完整翔实的数据报告，锻炼学生撰写论文、数据整理的能力，为接下来学期中的毕业设计打下一定的基础。而对于教师的要求，不仅要有扎实的理论基础还应具备丰富的实践经验，因此青年教师要不断提高专业能力和素质。可通过参加研讨会、专业讲座、企业实习、项目合作等途径分享和学习实践经验，同时还应定期邀请校外专家或专业工程师进行集成电路方面的专业座谈、学术交流、技术培训等，进行教学及实践的指导。
三、加强EDA实践教学
首先，根据企业的技术需求，引进目前使用的主流EDA工具软件，让学生在就业前就可以熟练掌握应用，将工程实际和实验教学紧密联系，积累经验的同时增加学生就业及继续深造的机会，为今后竞争打下良好的基础。2009—2015年，黑龙江大学先后引进数字集成电路设计平台Xilinx和FPGA实验箱、华大九天开发的全定制集成电路EDA设计工具Aether以及Synopsys公司的EDA设计工具等，最大可能地满足在校本科生和研究生的学习和科研。而面对目前学生人数众多但实验教学资源相对不足的情况，如果可以借助黑龙江大学的校园网进行网络集成电路设计平台的搭建，实现远程登录，则在一定程度上可以满足学生在课后进行自主学习的需要[5]。其次，根据企业岗位的需求可合理安排EDA实践教学内容，适当增加实践课程的学时。如通过运算放大器、差分放大器、采样电路、比较器电路、DAC、逻辑门电路、有限状态机、分频器、数显键盘控制等各种类型电路模块的设计和仿真分析，令学生掌握数字、模拟、数模混合集成电路的设计方法及流程，在了解企业对于数字、模拟、数模混合集成电路设计以及版图设计等岗位要求的基础上，有针对性地进行模块课程的学习与实践操作的锻炼，使学生对于相关的EDA实践内容真正融会贯通，为今后就业做好充足的准备。第三，根据集成电路设计本科理论课程的教学内容，以各应用软件为基础，结合多媒体的教学方法，选取结合于理论课程内容的实例，制定和编写相应内容的实验课件及操作流程手册，如黑龙江大学的“CMOS模拟集成电路设计”和“数字集成电路设计”课程，都已制定了比较详尽的实践手册及实验内容课件；通过网络平台，使学生能够更加方便地分享教学资源并充分利用资源随时随地地学习。
四、搭建校企合作平台
近年来，北京电子协会着手主办了“全国大学生集成电路设计大赛”，为各高校的在校大学生提供了一个集成电路设计专业竞赛的良好平台。通过大赛的举办，不仅提高了本科教学工作的积极性和教学质量，更加有利了提高学生的实践能力和创新能力。同时，大赛以集成电路产业为背景，联合各高校与企业参与其中，促进了高校间和校企间的交流与合作，并且通过大赛可以帮助企业发掘有潜力的优秀专业人才，而对于参赛学生而言亦是为其就业拓宽了渠道。2012—2015年期间，黑龙江大学连续参加多届“全国大学生集成电路设计大赛”，本科生及研究生组都分别取得过特等奖和一、二、三等奖的好成绩，并获得了华润上华0.35umCMOS工艺的多次流片机会，这对于本科阶段的学生来说是弥足珍贵的学习和积累经验的机会。通过参加大赛，学生不仅积累了实践操作经验，完善了知识结构，更对竞技精神有了一种新的认识与体会，增强了创新创业的意识和能力。同时，在竞赛过程中，令学生对自身的优势和劣势有了明确的认识，对于其专业能力和发展潜质也是一次很好的发掘。在今后的赛事中，我们会借鉴以往的大赛经验，对参赛的本科生和研究生进行合理的培训和实践训练，成员以高年级带低年级、老队员带新队员、理论型学生与实践性学生相结合的模式组队，以实现经验传承、知识共享与交流、创新实践、团队合作等优势，有利于专业的发展以及各届学生专业能力和创新能力的提高。
作者：卜丹 邱成军 窦雁巍 单位：黑龙江大学
论文关键词：集成电路，特点，问题，趋势，建议
引言
集成电路是工业化国家的重要基础工业之一，是当代信息技术产业的核心部件，它是工业现代化装备水平和航空航天技术的重要制约因素，由于它的价格高低直接影响了电子工业产成品的价格，是电子工业是否具有竞争力关键因素之一。高端核心器件是国家安全和科学研究水平的基础，日美欧等国均把集成电路业定义为战略产业。据台湾的“科学委员会”称未来十年是芯片技术发展的关键时期。韩国政府也表示拟投资600亿韩元于2015年时打造韩国的集成电路产业。
集成电路主要应用在计算机、通信、汽车电子、消费电子等与国民日常消费相关领域因此集成电路与全球GDP增长联系紧密，全球集成电路消费在2009年受金融危机的影响下跌9%的情况下2010由于经济形势乐观后根据半导体行业协会预计今年集成电路销售额将同比增长33%。
一、我国集成电路业发展情况和特点
有数据统计2009年中国集成电路市场规模为5676亿元占全球市场44%，集成电路消费除2008、2009年受金融危机影响外逐年递增，中国已成为世界上第一大集成电路消费国，但国内集成电路产量仅1040亿元，绝大部分为产业链低端的消费类芯片，技术落后发达国家2到3代左右，大量高端芯片和技术被美日韩以及欧洲国家垄断。
我国集成电路产业占GDP的比例逐年加大从2004年的0.59%到2008年的0.74%.年均增长远远超过国际上任何一个其他国家，是全球集成电路业的推动者，属于一个快速发展的行业。从2000年到2007年我国集成电路产业销售收入年均增长超过18%毕业论文提纲，增长率随着经济形势有波动，由于金融危机的影响2008年同比2007年下降了0.4%，2009年又同比下降11%，其中集成电路设计业增速放缓实现销售收入269.92亿元同比上升14.8%，由于受金融危机影响，芯片制造业实现销售收入341.05亿元同比下降13.2%、封装测试业实现销售收入498.16亿元同比下降19.5%。我国集成电路总体上企业总体规模小，有人统计过，所有设计企业总产值不如美国高通公司的1/2、所有待工企业产值不如台积电、所有封测企业产值不如日月光。
在芯片设计方面，我国主流芯片设计采用130nm和180nm技术，65nm技术在我国逐渐开展起来，虽然国际上一些厂商已经开始应用40nm技术设计产品了，但由于65nm技术成熟，优良率高，将是未来几年赢利的主流技术.设计公司数量不断增长但规模都较小，属于初始发展时期。芯片制造方面，2010国外许多厂商开始制造32nm的CPU但大规模采用的是65nm技术，而中国国产芯片中的龙芯还在采用130nm技术，中芯国际的65nm技术才开始量产，国产的自主知识产权还没达到250技术。在封装测试技术方面，这是我国集成电路企业的主要业务，也是我国的主要出口品，有数据显示我国集成电路产业的50%以上的产值都由封装产业创造，随着技术的成熟，部分高端技术在国内逐步开始开展，但有已经开始下降的趋势杂志网。在电子信息材料业方面，下一代晶圆标准是450mm，有资料显示将于2012年试制，现在国际主流晶圆尺寸是300mm，而我国正在由200mm到300mm过渡。在GaAs单晶、InP单晶、光电子材料、磁性材料，压电晶体材料、电子陶瓷材料等领域无论是在研发还是在生产均较大落后于国外，总体来说我国新型元件材料基本靠进口。在半导体设备制造业方面毕业论文提纲，有数据统计我国95%的设备是外国设备，而且二手设备占较大比例，重要的半导体设备几乎都是国外设备，从全球范围来讲美日一直垄断其生产和研发，台湾最近也有有了较大发展，而我国半导体设备制造业发展较为缓慢。
我国规划和建成了7个集成电路产业基地，产业集聚效应初步显现出来，其中长江三角洲、京津的上海、杭州、无锡和北京等地区,是我国集成电路的主要积聚地，这些地区集中了我国近半数的集成电路企业和销售额，其次是中南地区约占整个产业企业数和销售额的三分之一，其中深圳基地的IC设计业居全国首位，制造企业也在近一部壮大，由于劳动力价格相对廉价，我国集成电路产业正向成都、西安的产业带转移。
二、我国集成电路业发展存在的问题剖析
首先，我国集成电路产业链还很薄弱，科研与生产还没有很好的结合起来，应用十分有限，虽然新闻上时常宣传中科院以及大专院校有一些成果，但尚未经过市场的运作和考验。另外集成电路产品的缺乏应用途径这就使得研究成果的产业化难以推广和积累成长。
其次，我国集成电路产业尚处于幼年期，企业规模小，集中度低，资金缺乏，人才缺乏，市场占有率低，不能实现规模经济效应，相比国外同类企业在各项资源的占有上差距较大。由于集成电路行业的风险大，换代快，这就造成了企业的融资困难，使得我国企业发展缓慢，有数据显示我国集成电路产业有80%的投资都来自海外毕业论文提纲，企业的主要负责人大都是从台湾引进的。
再次，我国集成电路产业相关配套工业落后，产业基础薄弱。集成电路产业的上游集成电路设备制造的高端设备只有美日等几家公司有能力制造，这就大大制约了我国集成电路工艺的发展速度，使我国的发展受制于人。
还有，我国集成电路产成品处于产品价值链的中、低端，难以提出自己的标准和架构，研发能力不足，缺少核心技术，处于低附加值、廉价产品的向国外技术模仿学习阶段。有数据显示我国集成电路使用中有80%都是从国外进口或设计的，国产20%仅为一些低端芯片，而由于产品相对廉价这当中的百分之七八十又用于出口。
三、我国集成电路发展趋势
有数据显示PC机市场是我国集成电路应用最大的市场，汽车电子、通信类设备、网络多媒体终端将是我国集成电路未来增长最快应用领域. Memory、CPU、ASIC和计算机外围器件将是最主要的几大产品。国际集成电路产业的发展逐步走向成熟阶段，集成电路制造正在向我国大规模转移，造成我国集成电路产量上升，如Intel在2004年和2005年在成都投资4.5亿元后，2007年又投资25亿美元在大连投资建厂预计2010年投产。
另外我国代工产业增速逐渐放缓，增速从当初的20%降低到现在的6%-8%，低附加值产业逐渐减小。集成电路设计业占集成点设计业的比重不断加大，2008、2009两年在受到金融危机的影响下在其他专业大幅下降的情况下任然保持一个较高的增长率，而且最近几年集成电路设计业都是增长最快的领域，说明我国的集成电路产业链日趋完善和合理，设计、制造、封装测试三行业开始向“3：4：4”的国际通行比例不断靠近。从发达国家的经验来看都是以集成电路设计公司比重不断加大，制造公司向不发达地区转移作为集成电路产业走向成熟的标志。
我国集成电路产业逐渐向优势企业集中,产业链不断联合重组，集中资源和扩大规模，增强竞争优势和抗风险能力，主要核心企业销售额所占全行业比重从2004年得32%到2008年的49%，体现我国集成电路企业不断向优势企业集中，行业越来越成熟，从美国集成电路厂商来看当行业走向成熟时只有较大的核心企业和专注某一领域的企业能最后存活下来。
我国集成电路进口量增速逐年下降从2004年的52.6%下降为2008年的1.2%,出口量增速下降幅度小于进口量增速。预计2010年以后我国集成电路进口增速将小于出口增速，我国正在由集成电路消费大国向制造大国迈进。
四、关于我国集成电路发展的几点建议
第一、不断探索和完善有利于集成电路业发展的产业模式和运作机制。中国高校和中科院研究所中有相对宽松的环境使得其适合酝酿研发毕业论文提纲，但中国的高端集成电路研究还局限在高校和中科院的实验室里，没有一个循序渐进的产业运作和可持续发展机制，这就使得国产高端芯片在社会上认可度很低，得不到应用和升级。在产业化成果推广的解决方面。可以借鉴美国的国家采购计划，以政府出资在武器和航空航天领域进行国家采购以保证研发产品的产业化应用得以实现杂志网。只有依靠公共研发机构的环境、人才和技术优势结合企业的市场运作优势，走基于公共研发机构的产业化道路才是问题的正确路径。
第二、集成电路的研发是个高投入高风险的行业是技术和资本密集型产业，有数据显示集成电路研发费用要占销售额的15%，固定资产投资占销售额的20%，销售额如果达不到100亿美元将无力承担新一代产品的研发，在这种情况下由于民族集成电路产业在资金上积累有限，几乎没有抗风险能力，技术上缺乏积累，经不起和国际集成电路巨头的竞争，再加上我国是一个劳动力密集型产业国，根据国际贸易规律，资本密集型的研发产业倾向于向发达国家集中，要想是我国在未来的高技术的集成电路研发有一席之地只有国家给予一定的积极的产业政策，使其形成规模经济的优势地位，才能使集成电路业进入良性发展的轨道.对整个产业链，特别是产业链的低端更要予以一定的政策支持。由政府出资风险投资，通过风险投资公司作为企业与政府的隔离，在成功投资后政府收回投资回报退出公司经营，不失为一种良策。资料显示美国半导体业融资的主要渠道就是靠风险基金。台湾地区之所以成为全球第四大半导体基地台就与其6年建设计划对集成电路产业的重点扶植有密切关系，最近湾当局的“科学委员会”就在最近提出了拟扶植集成电路产业使其达到世界第二的目标。
第三、产业的发展可以走先官办和引进外资再民营化道路，在产业初期由于资金技术壁垒大人才也较为匮乏民营资本难于介入，这样只有利用政府力量和外资力量，但到一定时期后只有民营资本的介入才能使集成电路产业走向良性化发展的轨道。技术竞争有利于技术的创新和发展，集成电路业的技术快速更新的性质使得民营企业的竞争性的优势得以体现，集成电路每个子领域技术的专用化特别高分工特别细，每个子领域有相当的技术难度，不适合求小而且全的模式。集成电路产业各个子模块经营将朝着分散化毕业论文提纲，专业化的方向发展，每个企业专注于各自领域，在以形成的设计、封装、测试、新材料、设备制、造自动化平台设计、IP设计等几大领域内分化出有各自擅长的专业领域深入发展并相互补充，这正好适应民营经济的经营使其能更加专注，以有限的资本规模经营能力能够达到自主研发高投入，适应市场高度分工的要求，所以民间资本的投入会使市场更加有效率。
第四、技术引进吸收再创新将是我国集成电路技术创新发展的可以采用的重要方式。美国国家工程院院士马佐平曾今说过：中国半导体产业有着良好的基础，如果要赶超世界先进水平，必须要找准方向、加强合作。只有站在别人的基础上，吸取国外研发的经验教训，并充分合作才是我国集成电路业发展快速发展有限途径，我国资金有限，技术底子薄，要想快速发展只有借鉴别人的技术在此基础上朝正确方向发展，而不是从头再来另立门户。国际集成电路产业链分工与国家集成电路工业发展阶段有很大关系，随着产业的不断成熟和不断向我国转移使得我国可以走先生产，在有一定的技术和资金积累后再研发的途径。技术引进再创新的一条有效路径就是吸引海外人才到我国集成电路企业，美国等发达国家的经济不景气正好加速了人才向我国企业的流动，对我国是十分有利的。
【参考文献】
[1]卢锐，黄海燕，王军伟.基于技术学习的台湾地区产业链升级[J].河海大学学报（哲学社会科学版），2009，(12):57-60，95.
[2]莫大康.新形势下的世界半导体业及中国半导体业的前景(上)[J].电子产品世界，2008，(5):24，26，32.
[3]莫大康.新形势下的世界半导体业及中国半导体业的前景(下)[J].电子产品世界，2008，(6):32-33，36.
[4]叶甜春.中国集成电路装备制造业自主创新战略[J].中国集成电路，2006，(9):17-19.
[5]杨道虹.发达国家和地区集成电路产业技术创新模式及其启示[J].电子工业专用设备，2008，(8):53-56.
[6]李珂.2008年中国集成电路产业发展回顾与展望[J].电子工业专用设备，2009，(3):6-10.
[7]庞辉，裴砜.我国集成电路产业发展中存在的问题及对策[J].沈阳大学学报，2009，(8): 9-12.
[8]翁寿松.中国半导体产业面临的挑战[J].电子工业专用设备，2009，(10):13-15，45.
[9]尹小平崔岩.日美半导体产业竞争中的国家干预——以战略性贸易政策为视角的分析[J].现代日本经济，2010，(1):8-12.
关键词：特色专业建设；复旦大学；微电子学；创新人才培养
复旦大学“微电子学与固体电子学”学科有半个多世纪的深厚积累。20世纪50年代，谢希德教授领导组建了全国第一个半导体学科，培养了我国首批微电子行业的中坚力量。60年代研制成功我国第一个锗集成电路。1984年，经国务院批准设立微电子与固体电子学学科博士点，1988年、2001年、2006年被评为国家重点学科。所在一级学科于1998年获首批一级博士学位授予权，设有独立设置的博士后流动站和长江特聘教授岗位，建有“专用集成电路与系统”国家重点实验室，1998年和2003年被列入“211”工程建设学科，2000年被定为“复旦三年行动计划”重中之重学科得到学校重点支持，2005年获“985工程”二期支持，建设“微纳电子科技创新平台”。
长期以来复旦大学微电子学教学形成了“基础与专业结合，研究与应用并重，创新人才培养国际化”特色。近年来，在教育部第二批高等学校特色专业建设中，我们根据国家和工业界对集成电路人才的要求，贯彻“国际接轨、应用牵引、注重质量”的教学理念，制定了复旦大学“微电子教学工作三年计划大纲”并加以实施，在高端创新人才培养方面对专业教学的特色开展了深层的挖掘和拓展。
一、课程体系的完善和课程建设
微电子技术的高速发展要求微电子专业课程体系在相对固定的框架下不断加以更新和完善。
我们设计了“复旦大学微电子学专业本科课程设置调查表”，根据对于目前工作在企业、大学和研究机构的专业人士的调查结果，制定了新的微电子学本科培养方案。主要修改包括：
（1）加强物理基础、电路理论和通信系统课程。微电子学科，特别是系统芯片集成技术，是融合物理、数学、电路理论和信息系统的综合性应用学科。因此，在原有课程基础上，增加了有关近代物理、信号与通信系统、数字信号处理等课程，使微电子学生的知识覆盖面更宽。
（2）面向研究、应用和学科交叉的需要，增加专业选修课程。如增加了电子材料薄膜测试表征方法、射频微电子学、铁电材料与器件、Perl语言、计算微电子学、实验设计及数据分析等课程，为本科生将来进一步从事研究和应用开发打下基础。
（3）强调能力和素质训练，高度重视实验教学。开设了集成电路工艺实验、集成电路器件测试实验、集成电路可测性设计分析实验及专用集成电路设计实验等从专业基础到专业的多门实验课。
在课程体系调整完善的同时，还对于微电子专业基础课和专业必修课开展了新一轮的课程建设。包括：
（1）精品课程的建设。几年来，半导体物理、集成电路工艺原理、数字集成电路设计经过建设已经获得复旦大学校级精品课程。其中半导体物理和集成电路工艺原理课程获得学校的重点资助，正在建设上海市精品课程。另有半导体器件原理和模拟集成电路设计正在复旦大学校级精品课程建设之中，有望明年获得称号。
（2）增加全英语教学和双语教学课程。为了满足微电子技术的高速发展和学生尽快吸收、学习最新知识的需求，贯彻落实教育部“为适应经济全球化和科技革命的挑战，本科教育要创造条件使用英语等外语进行公共课和专业课教学”的要求，在本科生专业课的教学中新增全英语教学课程3门，双语教学课程4门。该类专业课程的开设也为微电子专业的国际交流学生提供了选课机会。
（3）教材建设。为了配合课程体系的完善和补充更新专业知识，除了选用一些国际顶级高校的教材之外，还依据我们的课程体系组织编写了一系列专业教材和论著。有已经出版的《深亚微米FPGA结构与CAD设计》、《Modern Thermodynamics》、《现代热力学－基于扩展卡诺定理》，列入出版计划的《半导体器件原理》、《超大规模集成电路工艺技术》和《计算机软件技术基础》。另外根据课程体系的要求对实验用书也进行了更新。
为了传承复旦微电子学的丰富教学经验和保证教学质量，建立了完备的教学辅导制度，如课前试讲、课中听课及聘请经验丰富的退休老教师与青年教师结对子辅导等。每学期听课总量和被听课教师分别均超过所授课程和任课教师人数的50%以上。对所有听课结果进行了数据分析，并反馈给任课教师，为教师改进教学提供了有益的帮助。在保证教学内容的情况下，鼓励教师尝试新的教学手段，实现所有必修课程的电子化，建立主要必修课程的网页，完全公开提供所有课件信息，部分课件获得超过15000次的下载量。青年教师还独创了“移动课堂”的授课新方法，该方法能够完整复制课堂教学，既能高清晰展示教学课件的内容，又能把教师课上讲解的声音、动作及临时板书全部包含在内，能够使用大众化的多媒体终端进行播放，随时随地完美重现课堂讲解全过程。
通过国际合作的研究生项目及教师出国交流，复旦大学微电子学专业教师的教学水平得到进一步提升。在研究生的联合培养项目（如复旦-TU Delft硕士生项目、复旦-KTH硕士生/博士生项目等）中海外高校教师来到复旦全程教授所有课程，复旦配备青年教师跟班听课和担任课程辅导。这使得青年教师的授课理念、授课方式及授课水平都有大幅提高。同时，由于联合培养项目及其他合作项目，复旦的青年教师也被邀请参与海外高校的教学，担任对方课程的主讲，青年教师利用交流的机会，引进海外高校的一些课程用于补充复旦微电子的培养方案。这些都为集成电路专业特色的挖掘和拓展起到重要的作用。
经过几年的努力，微电子专业的教学水平普遍得到提升，在教学评估中得到各个方面的好评。
二、培养方法的改进和创新
培养适应时代要求的微电子专业创新人才也需要在培养方法上加以改进和创新。
针对微电子工程的特点，在坚持扎实的理论的基础上，强调理论联系实际，开展实践能力训练。在学校的支持下，教学实验室环境得到及时更新，几个方面的实验教学在国内形成特色。
（1）本科的集成电路工艺实验可以在学校自己的工艺线上完成芯片的清洗、氧化、扩散、光刻、蒸发、腐蚀等基本工艺制作步骤，为学生完整掌握集成电路制造的基本能力提供了很好的实际训练。
（2）在集成电路测试方面，结合自动化测试机台（安捷伦SoC93000ATE），开设了可测性设计课程，附带实验。
（3）集成电路设计课程都附带课程项目实践，培养了学生实际设计能力和素质，取得很好效果。
通过课程教学训练学生创新思维和分析问题的能力。尝试开设了部分本科生和研究生同时共同选修的研讨型课程。在课程学习的过程中，本科生不仅可以得到研究生的指导，在课堂上就某些课程内容进行探究，还可以在开展课程设计时在小组内和研究生同学共同开展小型项目研究，对于提高本科生进一步学习微电子专业的兴趣和培养他们发现问题解决问题的能力有很大的帮助。
参加科研无疑是培养学生创新能力的一个最为有效的途径。配合复旦大学的要求，微电子学专业在本科阶段，持续设置多种科研计划，给予本科生进实验室开展科研以支持。
（1）大一的“启航”学术体验计划。计划鼓励大一学生在感兴趣的领域进行探究式学习和实践，为学生打造一个培养创新意识，锻炼学术能力的资源平台。“启航”学术体验计划的所有学术实践项目均来自各个微电子专业的导师，学生通过对感兴趣的项目进行申报与自荐的形式申请加入各学术实践小组。引导学生领略学科前沿，体验研究乐趣。
（2）二、三年级曦源项目。项目建立在学生自主学习和创新思想的基础上，鼓励志同道合的同学组成研究团队，独立提出研究方向，寻找合适的指导教师。加入自己感兴趣的研究方向的团队。在开放课题列表中寻找合适的课题方向，并向该课题指导教师进行申请。还有更多的学生在大三甚至更早就进入各个研究小组，参与教授领导的各类国家级、省部级项目及来自企业、海外等的合作项目的研究。在完成的计划和项目成果之外，学生们还在收集文献资料、获取信息的能力，发现问题、独立思考的能力，运用理论知识解决实际问题的能力，设计和推导论证、分析与综合的能力，科学实验、发明创造的能力，写作和表说的能力等方面，都有不同的收获。
通过学生参加国际交流活动及外籍教师讲授课程给学生提供国际化的培养，提供层次更高、路径多元的培养方案，培养了学生的国际化眼光，开拓了学生的培养渠道。
几年来，微电子学专业学生的出国交流人数逐年增长，从2008年起，共有20位本科生赴国外多个高校交流学习。交流的项目包括双学位、长学期和暑期项目等，交流时间从3个月到2年不等，交流学校包括美国（耶鲁、UCLA等）、欧洲（伯明翰、赫尔辛基等）、日本（早稻田、庆应等）及我国港台高校。大多数同学在交流期间的学习成绩达到交流学校的优秀等级，同时积极参加交流学校教授小组的科研工作，得到了很好的评价。个别同学由于表现优异在交流结束回国后被对方教授邀请再次前去完成毕业论文；也有同学交流期间）参加国际级大师的科研小组工作，获益匪浅，直研后表现出强于一般研究生的科研能力。可以看到，国际交流不仅为同学们提供了专业知识和研究能力的不同培养模式，也为他们提供了更加广阔的视野和体验多种文化的机会，为他们今后的发展和进步打下了很好的基础。自特色专业建设以来，每学期均新开设“前沿讲座”课程，课程内容不固定，授课人为聘请的海外教师，有的来自海外高校，有的来自海外企业，课程均为全英语课程或双语教学课程。这类课程直接引进了海外高校的课程和教学方式，不仅学生受益，同时也培养了复旦微电子专业的青年教师。企业还提供与课程内容直接相关的软件，在改善教学环境的同时，还为学生参加科研提供了培训。
经过2年多特色专业项目的建设，复旦微电子学专业在巩固已有教学特色基础上，在高端创新人才培养方面进行了深层的挖掘和拓展，取得了一系列的成果。
P键词音频信号；WM8731S；先入先出存储器
中图分类号TP3
文献标识码A
文章编号2095-6363（2017）04-0095-02
1.概述
1.1论文研究的目的及意义
目前用VHDL进行电路设计，可以经过综合与布局，烧录至FPGA上进行测试，是硬件集成电路设计验证的技术主流。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件，是小批量系统提高系统集成度、可靠性的最佳选择之一。数字语音集成电路与嵌入式微处理器相结合，首先降低了产品研发成本，其次系统更小、耗电低，况且使设计更简单，电路扩展方便且体积小，应用前景更广，如无人驾驶、5G技术、消费电子产品、排队机、报警以及报站器等。
1.2系统总体设计方案
FPGA的开发相对于传统Pc、单片机的开发有很大不同，FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/0间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。FGPA芯片对WM8731进行控制，使得WM8731对音频信号进行滤波处理。随着百万门级FPGA的推出单片系统成为可能。为了支持SOPE的实现方便用户的开发与应用altera还提供了众多性能优良的宏模块、IP核以及系统集成等完整的解决方案。这些宏功能模块、IP核都经过了严格的测试使用这些模块将大大减少设计的风险缩短开发周期并且可使用户将更多的精力和时间放在改善和提高设计系统的性能上而不是重复开发已有的模块。
2.系统的处理
2.1本音频信号处理系统
本音频信号处理系统以WM8731芯片为处理平台，以FPGA芯为控制中心，控制音频解编码芯片WM8731对输入的音频信号进行滤波处理，以获得高品质的音频数字信号，再将高品质的音频数字信号输出到信号接收端。由音频编解码模块电路、控制器模块、时钟分频模块、I2c时序接口模块、I2c控制字配置模块、I2s时序接口及音频数据处理模块、FIFO先进先出存储器设计、带通数字滤波设计8部分构成。
2.2各部分电路原理
1）时钟分频模块由于要使WM8731工作，此主时钟频率依照该芯片工作的不同模式有12.288MHz、18.432MHz、11.2896MHz以及16.9344MHz这4中频率可选。
2）I2c时序接口模块。实现对I2c时序的模拟，控制SCLK（数据时钟）和SDAT（数据线）将存放在I2c_data中的24位控制字串行发送给W～8731，该模块例化于I2c控制字配置模块之中，以实现对该芯片的控制字写入。
3）I2c控制字配置模块。分别为：MODE、CSB、SDIN和SCLK。对应功能为控制接口选择线、片选或地址选择线、数据输入线和时钟输入线。它具有2线和3线两种模式。本文采用2线模式对WM8731进行控制。为MPU接口。选择MODE为0时为2线模式。
4）I2s时序接口及音频数据处理模块。将18.432MHz的主时钟分频，产生均为48kHz的数模转换和模数转换采样率时钟以及对应的数字音频时钟（BELK）。除此之外，在此模块中还调用了I2s串行数据转并行数据模块，并定义变量state作为串并变换的起始标志。
5）FIFO先进先出存储器，是一种非常基本，使用非常广泛的模块。
3.系统的软件设计及调试
软件分为控制器模块程序、时钟分频模块、I2c总线时序模块、12S时序接口及音频数据处理模块。本系统是基于FPGA的音频编解码芯片控制器，用以实现对语音芯片WM8731的控制。在整个系统中，用到了标准MIC、Line-in、Line-out接口、2个开关按键以及3个按钮式按键。FPGA器件主要通过12C总线给语音芯片WM8731经行控制字配置。初始化完成后，音频数据从MIC或LineIn输入，经过A/D转换后，数字信号再进入FIFO，再经过FIR数字滤波处理，之后成为串行的数字信号并由12S总线传入FPGA器件。经过串并变换等处理之后，再经过D/A转换由LineOut通过耳机输出。在调试过程中，始终选择主模式，DACSEL始终置为数字信号输出。在测试中，WM8731能够输出高品质的音频信号。
关键词 微电子技术 集成系统 微机电系统 dna芯片
1 引 言
综观人类社会发展的文明史，一切生产方式和生活方式的重大变革都是由于新的科学发现和新技术的产生而引发的，科学技术作为革命的力量，推动着人类社会向前发展。从50多年前晶体管的发明到目前微电子技术成为整个信息社会的基础和核心的发展历史充分证明了“科学技术是第一生产力”。信息是客观事物状态和运动特征的一种普遍形式，与材料和能源一起是人类社会的重要资源，但对它的利用却仅仅是开始。当前面临的信息革命以数字化和网络化作为特征。数字化大大改善了人们对信息的利用，更好地满足了人们对信息的需求；而网络化则使人们更为方便地交换信息，使整个地球成为一个“地球村”。以数字化和网络化为特征的信息技术同一般技术不同，它具有极强的渗透性和基础性，它可以渗透和改造各种产业和行业，改变着人类的生产和生活方式，改变着经济形态和社会、政治、文化等各个领域。而它的基础之一就是微电子技术。可以毫不夸张地说，没有微电子技术的进步，就不可能有今天信息技术的蓬勃发展，微电子已经成为整个信息社会发展的基石。
50多年来微电子技术的发展历史，实际上就是不断创新的过程，这里指的创新包括原始创新、技术创新和应用创新等。晶体管的发明并不是一个孤立的精心设计的实验，而是一系列固体物理、半导体物理、材料科学等取得重大突破后的必然结果。1947年发明点接触型晶体管、1948年发明结型场效应晶体管以及以后的硅平面工艺、集成电路、cmos技术、半导体随机存储器、cpu、非挥发存储器等微电子领域的重大发明也都是一系列创新成果的体现。同时，每一项重大发明又都开拓出一个新的领域，带来了新的巨大市场，对我们的生产、生活方式产生了重大的影响。也正是由于微电子技术领域的不断创新，才能使微电子能够以每三年集成度翻两番、特征尺寸缩小倍的速度持续发展几十年。自1968年开始，与硅技术有关的学术论文数量已经超过了与钢铁有关的学术论文，所以有人认为，1968年以后人类进入了继石器、青铜器、铁器时代之后硅石时代（silicon age）〖1〗。因此可以说社会发展的本质是创新，没有创新，社会就只能被囚禁在“超稳态”陷阱之中。虽然创新作为经济发展的改革动力往往会给社会带来“创造性的破坏”，但经过这种破坏后，又将开始一个新的处于更高层次的创新循环，社会就是以这样螺旋形上升的方式向前发展。
在微电子技术发展的前50年，创新起到了决定性的作用，而今后微电子技术的发展仍将依赖于一系列创新性成果的出现。我们认为：目前微电子技术已经发展到了一个很关键的时期，21世纪上半叶，也就是今后50年微电子技术的发展趋势和主要的创新领域主要有以下四个方面：以硅基cmos电路为主流工艺；系统芯片（system on a chip，soc）为发展重点；量子电子器件和以分子（原子）自组装技术为基础的纳米电子学；与其他学科的结合诞生新的技术增长点，如mems，dna chip等。
2 21世纪上半叶仍将以硅基cmos电路为主流工艺
微电子技术发展的目标是不断提高集成系统的性能及性能价格比，因此便要求提高芯片的集成度，这是不断缩小半导体器件特征尺寸的动力源泉。以mos技术为例，沟道长度缩小可以提高集成电路的速度；同时缩小沟道长度和宽度还可减小器件尺寸，提高集成度，从而在芯片上集成更多数目的晶体管，将结构更加复杂、性能更加完善的电子系统集成在一个芯片上；此外，随着集成度的提高，系统的速度和可靠性也大大提高，价格大幅度下降。由于片内信号的延迟总小于芯片间的信号延迟，这样在器件尺寸缩小后，即使器件本身的性能没有提高，整个集成系统的性能也可以得到很大的提高。
自1958年集成电路发明以来，为了提高电子系统的性能，降低成本，微电子器件的特征尺寸不断缩小，加工精度不断提高，同时硅片的面积不断增大。集成电路芯片的发展基本上遵循了intel公司创始人之一的gordon e．moore 1965年预言的摩尔定律，即每隔三年集成度增加4倍，特征尺寸缩小倍。在这期间，虽然有很多人预测这种发展趋势将减缓，但是微电子产业三十多年来发展的状况证实了moore的预言[2]。而且根据我们的预测，微电子技术的这种发展趋势还将在21世纪继续一段时期，这是其它任何产业都无法与之比拟的。
现在，0．18微米cmos工艺技术已成为微电子产业的主流技术，0．035微米乃至0．020微米的器件已在实验室中制备成功，研究工作已进入亚0．1微米技术阶段，相应的栅氧化层厚度只有2．0～1．0nm。预计到2010年，特征尺寸为0．05～0．07微米的64gdram产品将投入批量生产。
21世纪，起码是21世纪上半叶,微电子生产技术仍将以尺寸不断缩小的硅基cmos工艺技术为主流。尽管微电子学在化合物和其它新材料方面的研究取得了很大进展；但还不具备替代硅基工艺的条件。根据科学技术的发展规律，一种新技术从诞生到成为主流技术一般需要20到30年的时间，硅集成电路技术自1947年发明晶体管1958年发明集成电路,到60年代末发展成为大产业也经历了20多年的时间。另外，全世界数以万亿美元计的设备和技术投入，已使硅基工艺形成非常强大的产业能力；同时，长期的科研投入已使人们对硅及其衍生物各种属性的了解达到十分深入、十分透彻的地步，成为自然界100多种元素之最，这是非常宝贵的知识积累。产业能力和知识积累决定了硅基工艺起码将在50年内仍起重要作用，人们不会轻易放弃。
目前很多人认为当微电子技术的特征尺寸在2015年达到0．030～0．015微米的“极限”之后，将是硅技术时代的结束，这实际上是一种误解。且不说微电子技术除了以特征尺寸为代表的加工工艺技术之外，还有设计技术、系统结构等方面需要进一步的大力发展，这些技术的发展必将使微电子产业继续高速增长。即使是加工工艺技术，很多著名的微电子学家也预测，微电子产业将于2030年左右步入像汽车工业、航空工业这样的比较成熟的朝阳工业领域。即使微电子产业步入汽车、航空等成熟工业领域，它仍将保持快速发展趋势，就像汽车、航空工业已经发展了50多年仍极具发展潜力一样。
随着器件的特征尺寸越来越小，不可避免地会遇到器件结构、关键工艺、集成技术以及材料等方面的一系列问题，究其原因，主要是：对其中的物理规律等科学问题的认识还停留在集成电路诞生和发展初期所形成的经典或半经典理论基础上，这些理论适合于描述微米量级的微电子器件，但对空间尺度为纳米量级、空间尺度为飞秒量级的系统芯片中的新器件则难以适用；在材料体系上，sio2栅介质材料、多晶硅／硅化物栅电极等传统材料由于受到材料特性的制约，已无法满足亚50纳米器件及电路的需求；同时传统器件结构也已无法满足亚50纳米器件的要求，必须发展新型的器件结构和微细加工、互连、集成等关键工艺技术。具体的需要创新和重点发展的领域包括：基于介观和量子物理基础的半导体器件的输运理论、器件模型、模拟和仿真软件，新型器件结构，高k栅介质材料和新型栅结构，电子束步进光刻、13nmeuv光刻、超细线条刻蚀，soi、gesi／si等与硅基工艺兼容的新型电路，低k介质和cu互连以及量子器件和纳米电子器件的制备和集成技术等。
3 量子电子器件（qed）和以分子原子自组装技术为基础的纳米电子学将带来崭新的领域
在上节我们谈到的以尺寸不断缩小的硅基cmos工艺技术，可称之为“scaling down”，与此同时我们必须注意“bottom up”。“bottom up”最重要的领域有二个方面：
(1)量子电子器件（qed—quantum electron device）这里包括单电子器件和单电子存储器等。它的基本原理是基于库仑阻塞机理控制一个或几个电子运动，由于系统能量的改变和库仑作用，一个电子进入到一个势阱，则将阻止其它电子的进入。在单电子存储器中量子阱替代了通常存储器中的浮栅。它的主要优点是集成度高；由于只有一个或几个电子活动所以功耗极低；由于相对小的电容和电阻以及短的隧道穿透时间，所以速度很快；且可用于多值逻辑和超高频振荡。但它的问题是制造比较困难，特别是制造大量的一致性器件很困难；对环境高度敏感，可靠性难以保证；在室温工作时要求电容极小（αf），要求量子点大小在几个纳米。这些都为集成成电路带来了很大困难。
因此，目前可以认为它们的理论是清楚的，工艺有待于探索和突破。
(2)以原子分子自组装技术为基础的纳米电子学。这里包括量子点阵列（qca—quantum－dot cellular automata)和以碳纳米管为基础的原子分子器件等。
量子点阵列由量子点组成，至少由四个量子点,它们之间以静电力作用。根据电子占据量子点的状态形成“0”和“1”状态。它在本质上是一种非晶体管和无线的方式达到阵列的高密度、低功耗和实现互连。其基本优势是开关速度快，功耗低，集成密度高。但难以制造，且对值置变化和大小改变都极为灵敏，0．05nm的变化可以造成单元工作失效。
以碳纳米管为基础的原子分子器件是近年来快速发展的一个有前景的领域。碳原子之间的键合力很强，可支持高密度电流，而热导性能类似于金刚石，能在高集成度时大大减小热耗散，性质类金属和半导体，特别是它有三种可能的杂交态，而ge、si只有一个。这些都使碳纳米管（cnt）成为当前科研热点，从1991年发现以来，现在已有大量成果涌现，北京大学纳米中心彭练矛教授也已制备出0．33纳米的cnt并提出“t形结”作为晶体管的可能性。但是问题是如何去生长有序的符合设计性能的cnt器件，更难以集成。
目前“bottom up”的量子器件和以自组装技术为基础的纳米器件在制造工艺上往往与“scaling down”的加工方法相结合以制造器件。这对于解决高集成度cmos电路的功耗制约将会带来突破性的进展。
qca和cnt器件不论在理论上还是加工技术上都有大量工作要做，有待突破，离开实际应用还需较长时日！但这终究是一个诱人探索的领域，我们期待它们将创出一个新的天地。
4 系统芯片（system on a chip）是21世纪微电子技术发展的重点
在集成电路（ic）发展初期，电路设计都从器件的物理版图设计入手，后来出现了集成电路单元库（cell－lib），使得集成电路设计从器件级进入逻辑级，这样的设计思路使大批电路和逻辑设计师可以直接参与集成电路设计，极大地推动了ic产业的发展。但集成电路仅仅是一种半成品，它只有装入整机系统才能发挥它的作用。ic芯片是通过印刷电路板（pcb）等技术实现整机系统的。尽管ic的速度可以很高、功耗可以很小，但由于pcb板中ic芯片之间的连线延时、pcb板可靠性以及重量等因素的限制，整机系统的性能受到了很大的限制。随着系统向高速度、低功耗、低电压和多媒体、网络化、移动化的发展，系统对电路的要求越来越高，传统集成电路设计技术已无法满足性能日益提高的整机系统的要求。同时，由于ic设计与工艺技术水平提高，集成电路规模越来越大，复杂程度越来越高，已经可以将整个系统集成为一个芯片。目前已经可以在一个芯片上集成108－109个晶体管，而且随着微电子制造技术的发展，21世纪的微电子技术将从目前的3g时代逐步发展到3t时代（即存储容量由g位发展到t位、集成电路器件的速度由ghz发展到灯thz、数据传输速率由gbps发展到tbps，注：1g=109、1t=1012、bps：每秒传输数据位数）。
正是在需求牵引和技术推动的双重作用下，出现了将整个系统集成在一个微电子芯片上的系统芯片（system on a chip，简称soc）概念。
系统芯片（soc）与集成电路（ic）的设计思想是不同的，它是微电子设计领域的一场革命，它和集成电路的关系与当时集成电路与分立元器件的关系类似，它对微电子技术的推动作用不亚于自50年代末快速发展起来的集成电路技术。
soc是从整个系统的角度出发，把处理机制、模型算法、芯片结构、各层次电路直至器件的设计紧密结合起来，在单个（或少数几个）芯片上完成整个系统的功能，它的设计必须是从系统行为级开始的自顶向下（top－down）的。很多研究表明，与ic组成的系统相比，由于soc设计能够综合并全盘考虑整个系统的各种情况，可以在同样的工艺技术条件下实现更高性能的系统指标。例如若采用soc方法和0．35μm工艺设计系统芯片,在相同的系统复杂度和处理速率下，能够相当于采用0．18～0.25μm工艺制作的ic所实现的同样系统的性能；还有，与采用常规ic方法设计的芯片相比,采用soc设计方法完成同样功能所需要的晶体管数目约可以降低l～2个数量级。
对于系统芯片（soc）的发展，主要有三个关键的支持技术。
（1）软、硬件的协同设计技术。面向不同系统的软件和硬件的功能划分理论（functional partition theory），这里不同的系统涉及诸多计算机系统、通讯系统、数据压缩解压缩和加密解密系统等等。
（2）ip模块库问题。ip模块有三种,即软核，主要是功能描述；固核，主要为结构设计；和硬核，基于工艺的物理设计、与工艺相关，并经过工艺验证过的。其中以硬核使用价值最高。cmos的cpu、dram、sram、e2prom和flash memory以及a／d、d／a等都可以成为硬核。其中尤以基于深亚微米的新器件模型和电路模拟为基础，在速度与功耗上经过优化并有最大工艺容差的模块最有价值。现在,美国硅谷在80年代出现无生产线（fabless)公司的基础上，90年代后期又出现了一些无芯片（chipless）的公司,专门销售ip模块。
（3）模块界面间的综合分析技术,这主要包括ip模块间的胶联逻辑技术（glue logic technologies）和ip模块综合分析及其实现技术等。
微电子技术从ic向soc转变不仅是一种概念上的突破,同时也是信息技术新发展的里程碑。通过以上三个支持技术的创新,它必将导致又一次以系统芯片为主的信息技术上的革命。目前，soc技术已经崭露头角，21世纪将是soc技术真正快速发展的时期。
在新一代系统芯片领域，需要重点突破的创新点主要包括实现系统功能的算法和电路结构两个方面。在微电子技术的发展历史上,每一种算法的提出都会引起一场变革，例如维特比算法、小波变换等均对集成电路设计技术的发展起到了非常重要的作用,目前神经网络、模糊算法等也很有可能取得较大的突破。提出一种新的电路结构可以带动一系列的应用,但提出一种新的算法则可以带动一个新的领域,因此算法应是今后系统芯片领域研究的重点学科之一。在电路结构方面,在系统芯片中，由于射频、存储器件的加入，其中的电路结构已经不是传统意义上的cmos结构，因此需要发展更灵巧的新型电路结构。另外，为了实现胶联逻辑（glue logic）新的逻辑阵列技术有望得到快速的发展,在这一方面也需要做系统深入的研究。
5 微电子与其他学科的结合诞生新的技术增长点
微电子技术的强大生命力在于它可以低成本、大批量地生产出具有高可靠性和高精度的微电子结构模块。这种技术一旦与其它学科相结合,便会诞生出一系列崭新的学科和重大的经济增长点，这方面的典型例子便是mems（微机电系统）技术和dna生物芯片。前者是微电子技术与机械、光学等领域结合而诞生的，后者则是与生物工程技术结合的产物。
微电子机械系统不仅是微电子技术的拓宽和延伸,它将微电子技术和精密机械加工技术相互融合，实现了微电子与机械融为一体的系统。mems将电子系统和外部世界联系起来，它不仅可以感受运动、光、声、热、磁等自然界的外部信号，把这些信号转换成电子系统可以认识的电信号，而且还可以通过电子系统控制这些信号，发出指令并完成该指令。从广义上讲，mems是指集微型传感器、微型执行器、信号处理和控制电路、接口电路、通信系统以及电源于一体的微型机电系统。mems技术是一种典型的多学科交叉的前沿性研究领域，它几乎涉及到自然及工程科学的所有领域，如电子技术、机械技术、光学、物理学、化学、生物医学、材料科学、能源科学等〖3〗。
mems的发展开辟了一个全新的技术领域和产业。它们不仅可以降低机电系统的成本，而且还可以完成许多大尺寸机电系统所不能完成的任务。正是由于mems器件和系统具有体积小、重量轻、功耗低、成本低、可靠性高、性能优异及功能强大等传统传感器无法比拟的优点,因而mems在航空、航天、汽车、生物医学、环境监控、军事以及几乎人们接触到的所有领域中都有着十分广阔的应用前景。例如微惯性传感器及其组成的微型惯性测量组合能应用于制导、卫星控制、汽车自动驾驶、汽车防撞气囊、汽车防抱死系统（abs）、稳定控制和玩具；微流量系统和微分析仪可用于微推进、伤员救护；信息mems系统将在射频系统、全光通讯系统和高密度存储器和显示等方面发挥重大作用；同时mems系统还可以用于医疗、光谱分析、信息采集等等。现在已经成功地制造出了尖端直径为5μm的可以夹起一个红细胞的微型镊子，可以在磁场中飞行的象蝴蝶大小的飞机等。
mems技术及其产品的增长速度非常之高，目前正处在技术发展时期，再过若干年将会迎来mems产业化高速发展的时期。2000年，全世界mems的市场达到120到140亿美元，而带来的与之相关的市场达到1000亿美元。
目前，mems系统与集成电路发展的初期情况极为相似。集成电路发展初期，其电路在今天看来是很简单的，应用也非常有限，以军事需求为主,但它的诱人前景吸引了人们进行大量投资，促进了集成电路飞速发展。集成电路技术的进步,加快了计算机更新换代的速度，对cpu和ram的需求越来越大,反过来又促进了集成电路的发展。集成电路和计算机在发展中相互推动，形成了今天的双赢局面，带来了一场信息革命。现阶段的微机电系统专用性很强，单个系统的应用范围非常有限,还没有出现类似于cpu和ram这样量大面广的产品。随着微机电系统的进步，最后将有可能形成像微电子技术一样有广泛应用前景的新产业，从而对人们的社会生产和生活方式产生重大影响。
当前mems系统能否取得更更大突破，取决于两方面的因素：第一是在微系统理论与基础技术方面取得突破性进展，使人们依靠掌握的理论和基础技术可以高效地设计制造出所需的微系统；第二是找准应用突破口，扬长避短，以特别适合微系统应用的重大领域为目标进行研究,取得突破，从而带动微系统产业的发展。在mems发展中需要继续解决的问题主要有：mems建模与设计方法学研究；三维微结构构造原理、方法、仿真及制造；微小尺度力学和热学研究；mems的表征与计量方法学；纳结构与集成技术等。
微电子与生物技术紧密结合诞生的以dna芯片等为代表的生物芯片将是21世纪微电子领域的另一个热点和新的经济增长点。它是以生物科学为基础，利用生物体、生物组织或细胞等的特点和功能，设计构建具有预期性状的新物种或新品系，并与工程技术相结合进行加工生产，它是生命科学与技术科学相结合的产物。具有附加值高、资源占用少等一系列特点，正日益受到广泛关注。目前最有代表性的生物芯片是dna芯片。
采用微电子加工技术，可以在指甲盖大小的硅片上制作出包含有多达万种dna基因片段的芯片。利用这种芯片可以在极快的时间内检测或发现遗传基因的变化等情况，这无疑对遗传学研究、疾病诊断、疾病治疗和预防、转基因工程等具有极其重要的作用。
dna芯片的基本思想是通过生物反应或施加电场等措施使一些特殊的物质能够反映出某种基因的特性从而起到检测基因的目的。目前stanford和affymetrix公司的研究人员已经利用微电子技术在硅片或玻璃片上制作出了dna芯片〖4〗。他们制作的dna芯片是通过在玻璃片上刻蚀出非常小的沟槽，然后在沟槽中覆盖一层dna纤维。不同的dna纤维图案分别表示不同的dna基因片段，该芯片共包括6000余种dna基因片段。dna（脱氧核糖核酸）是生物学中最重要的一种物质，它包含有大量的生物遗传信息，dna芯片的作用非常巨大，其应用领域也非常广泛：它不仅可以用于基因学研究、生物医学等，而且随着dna芯片的发展还将形成微电子生物信息系统，这样该技术将广泛应用到农业、工业、医学和环境保护等人类生活的各个方面，那时，生物芯片有可能象今天的ic芯片一样无处不在。
目前的生物芯片主要是指通过平面微细加工技术及超分子自组装技术，在固体芯片表面构建的微分析单元和系统，以实现对化合物、蛋白质、核酸、细胞以及其它生物组分的准确、快速、大信息量的筛选或检测。生物芯片的主要研究包括采用生物芯片的具体实现技术、基于生物芯片的生物信息学以及高密度生物芯片的设计、检测方法学等等。
6 结 语
在微电子学发展历程的前50年中，创新和基础研究曾起到非常关键的决定性作用。而随着器件特征尺寸的缩小、纳米电子学的出现、新一代soc的发展、mems和dna芯片的崛起，又提出了一系列新的课题，客观需求正在“召唤”创新成果的诞生。
回顾20世纪后50年，展望21世纪前50年，即百年的微电子科学技术发展历程，使我们深切地感受到，世纪之交的微电子技术对我们既是一个重大的机遇，也是一个严峻的挑战，如果我们能够抓住这个机遇，立足创新，去勇敢地迎接这个挑战，则有可能使我国微电子技术实现腾飞，在新一代微电子技术中拥有自己的知识产权，促进我国微电子 产业的发展，为迎接21世纪中叶将要到来的伟大的民族复兴奠定技术基础，以重铸中华民族的辉煌！
参考文献
[1]s.m.sze:lecture note at peking university,four decades of developments in microelectronics:achievements and challenges.
[2]bob schaller.the origin,nature and lmplication of“moore’s law”,http///research/barc/gray/moore.law.html.1996.
[3]张兴、郝一龙、李志宏、王阳元。跨世纪的新技术－微电子机械系统。电子科技导报，1999，4：2
[4]nicholas wade where computers and biology meet:making a dna chip.new york times,april 8,1997
论文摘要：从数字系统设计的性质出发，结合目前迅速发展的芯片系统，比较、研究各种硬件描述语言；详细阐述各种语言的发展历史、体系结构和设计方法；探讨未来硬件描述语言的发展趋势，同时针对国内EDA基础薄弱的现状，在硬件描述语言方面作了一些有益的思考。
现在，随着系统级FPGA以及系统芯片的出现。软硬件协调设计和系统设计变得越来越重要。传统意义上的硬件设计越来越倾向于与系统设计和软件设计结合。硬件描述语言为适应新的情况，迅速发展，出现了很多新的硬件描述语言，像Superlog、SystemC、cynlib c++等等。究交选择哪种语言进行设计，整个业界正在进行激烈的讨论。因此，完全有必要在这方面作一些比较研究，为EDA设计做一些有意义的工作，也为发展我们未来的芯片设计技术打好基础。
1、目前HDL发展状况
目前，硬件描述语言可谓是百花齐放，有VHDL、Superlog、Verilog、SystemC、Cynlib C++、C Level等等。虽然各种语言各有所长，但业界对到底使用哪一种语言进行设计，却莫衷一是，难有定论。
而比较一致的意见是，HDL和C/C++语言在设计流程中实现级和系统级都具有各自的用武之地。问题出现在系统级和实现级相连接的地方：什么时候将使用中的一种语言停下来，而开始使用另外一种语言?或者干脆就直接使用一种语言?现在看来得出结论仍为时过早。
在2001年举行的国际HDL会议上，与会者就使用何种设计语言展开了生动、激烈的辩论。各方人士各持己见：为Verilog辩护者认为，开发一种新的设计语言是一种浪费；为SystemC辩护者认为，系统级芯片SoC快速增长的复杂性需要新的设计方法；C语言的赞扬者认为，Verilog是硬件设计的汇编语言，而编程的标准很快就会是高级语言，Cynlib c++是最佳的选择，它速度快、代码精简；Supedog的捍卫者认为，Superlog是Verilog的扩展，可以在整个设计流程中仅提供一种语言和一个仿真器，与现有的方法兼容，是一种进化，而不是一场革命。
当然，以上所有的讨论都没有提及模拟设计。如果想设计带有模拟电路的芯片，硬件描述语言必须有模拟扩展部分，像Verilog HDL－A，既要求能够描述门级开关级，又要求具有描述物理特性的能力。
2、几种代表性的HDL语言
2．1 VHDL
早在1980年，因为美国军事工业需要描述电子系统的方法，美国国防部开始进行VHDL的开发。1987年。由IEEE(In，stitute of Electrical and Electro－nics Engineers)将VHDL制定为标准。参考手册为IEEE VHDL语言参考手册标准草案1076/8版，于1987年批准，称为IEEE 1076－1987。应当注意，起初VHDL只是作为系统规范的一个标滞，而不足为设计而制定的。第二个版本是在1993年制定的，称为VHDL－93，增加了一些新的命令和属性。
虽然有“VHDL是一个4亿美元的错误”这样的说法。但VHDL毕竟是1995年以前唯一制订为标准的硬件描述语言，这是它不争的事实和优势；但同时它确实比较麻烦，而且其综合库至今也没有标准化，不具有晶体管开关级的描述能力和模拟设计的描述能力。目前的看法是，对于特大型的系统级数字电路设计，VHDL是较为合适的。
实质上，在底层的VHDL设计环境是由Verilog HDL描述的器件库支持的，因此，它们之间的互操作性十分重要。目前，Verilog和VDHL的两个国际组织OVI、Ⅵ正在筹划这一工作，准备成立专门的工作组来协调VHDL和Verilog HDL语言的互操作性。OVI也支持不需要翻译，由VHDL到Verilog的自由表达。
2．2 Verilog HDL
Venlog HDL是在1983年，由GDA(GateWay Design Au－tomation)公司的Phil Moorby首创的。Phil Moorby后来成为Verilog－XL的主要设计者和Cadence公司的第一合伙人。在1984“1985年，Phil Moorby设计出了第一个名为Venlog－XL的仿真器；1986年，他对Verilog HDL的发展义作出了另一个巨大的贡献：提出了用于快速门级仿真的XL算法。
随着Verilog－XL算法的成功，Verilog HDL语言得到迅速发展。1989年，Cadence公司收购了GDA公司，Verilog HDL语言成为Cadence公司的私有财产。1990年，Cadence公司决定公开Verilog HDL语言，于是成立了OVI(Open Verilog InternaUonal)组织，负责促进Verilog HDL语言的发展。基于Verilog HDL的优越性，IEEE于1995年制定了Verilog HDL的IEEE标准，即Verilog HDL 1364－1995；2001年了Verilog HDL 1364－2001标准。在这个标准中，加入了Verilog HDL－A标准，使Verilog有了模拟设计描述的能力。
2．3 Superlog
开发一种新的硬件设计语言，总是有些冒险，而且未必能够利用原来对硬件开发的经验。能不能在原有硬件描述语言的基础上，结合高级语言c、c++甚至Java等语言的特点，进行扩展，达到一种新的系统级设计语言标准呢?
Superlog就是在这样的背景下研制开发的系统级硬件描述语言。Verilog语言的首创者Phil Moorby和Peter Flake等硬什描述语言专家，在一家叫Co－Design Automation的EDA公司进行合作，开始对Verilog进行扩展研究。1999年，Co－Design公司了SUPERLOGTM系统设计语言，同时了两个开发工具：SYSTEMSIMTM和SYSTEMEXTM。一个用于系统级开发，一个用于高级验证。2001年，Co－Design公司向电子产业标准化组织Accellera了SUPERLOG扩展综合子集ESS，这样它就可以在今天Verilog语言的RTL级综合子集的基础上，提供更多级别的硬件综合抽象级，为各种系统级的EDA软件工具所利用，
至今为止。已超过15家芯片设计公司用Superlog来进行芯片设计和硬件开发。Superlog是一种具有良好前景的系统级硬件描述语言。但是不久前，由于整个IT产业的滑坡，EDA公司进行大的整合，Co－Design公司被Synopsys公司兼并，形势又变得扑朔迷离。
2．4 SystemC
随着半导体技术的迅猛发展，SoC已经成为当今集成电路设计的发展方向。在系统芯片的各个设计中，像系统定义、软硬件划分、设计实现等，集成电路设计界一直在考虑如何满足SoC的设计要求，一直在寻找一种能同时实现较高层次的软件和硬件描述的系统级设计语言。
systemC正是在这种情况下，由Synopsys公司和CoWare公司积极响应目前各方对系统级设计语言的需求而合作开发的。1999年9月27日，40多家世界著名的EDA公司、lP公司、半导体公司和嵌入式软件公司宣布成立“开放式SystemC联盟”。著名公司Cadence也于2001年加入了systemC联盟。SystemC从1999年9月联盟建立初期的0.9版本开始更新，从1.0版到1.1版，一直到2001年10月推出了最新的2，0版。
3、各种HDL语言的体系结构和设计方法
3．1 SystemC
实际使用中，systemc由一组描述类库和一个包含仿真核的库组成。在用户的描述程序中，必须包括相应的类库，可以通过通常的ANSI c++编译器编译该程序。SystemC提供了软件、硬件和系统模块。用户可以在不同的层次上自由选择。建立自己的系统模型，进行仿真、优化、验证、综合等等。
3．2 Supeflog
Superlog集合了Verilog的简洁、c语言的强大、功能验证和系统级结构设计等特征，是一种高速的硬件描述语言。
①Verilog 95和Verilog 2K。Superlog是Verilog HDL的超集，支持最新的Verilog 2K的硬件模型。
②c和c++语言。Superlog提供c语言的结构、类型、指针，同时具有C++面对对象的特性。
③Superlog扩展综合子集ESS。ESS提供一种新的硬件描述的综合抽象级。
④强大的验证功能。自动测试基准，如随机数据产生、功能覆盖、各种专有检查等。
Superlog的系统级硬件开发工具主要有Co－Design Au－mmation公司的SYSTEMSIMTM和SYSTEMEXTM，同时可以结合具它的EDA工具进行开发。
3．3 Verilog和VHDL
这两种语言是传统硬件描述语言，有很多的书籍和资料叫以查阅参考，这里不多介绍。
4、目前可取可行的策略和方式
按传统方法，我们将硬件抽象级的模型类型分为以下五种：
(1)系统级(system)－用语言提供的高级结构实现算法运行的模型：
(2)算法级(aIgorithm)－用语言提供的高级结构实现算法运行的模型：
(3)RTL级(Register Transfer Level)－描述数据在寄存器之间流动和如何处理、控制这些数据流动的模型。
(4)门级(gate－level)－描述逻辑门以及逻辑门之间的连接模型。
(5)开关级(swish－level)－描述器件中三极管和存储节点以及它们之间连接的模型。
根据目前芯片设计的发展趋势。验证级和综合抽象级也有可能成为一种标准级别。因为它们适合于IP核复用和系统级仿真综合优化的需要，而软件(嵌入式、固件式)也越来越成为一个和系统密切相关的抽象级别。
目前，对于一个系统芯片设计项目，可以采用的方案包括以下几种：
①最传统的办法是，在系统级采用VHDL，在软件级采用c语言，在实现级采用Verilog。目前，VHDL与Verilog的互操作性已经逐步走向标准化，但软件与硬件的协凋设计还是一个很具挑战性的工作。因为软件越来越成为SOC设计的关键。该力案的特点是：风险小，集成难度大，与原有方法完全兼容，有现成的开发工具：但工具集成由开发者自行负责完成。
②系统级及软件级采用Superlog，硬件级和实现级均采用Verilog HDL描述，这样和原有的硬件设计可以兼容。只要重新采购两个Superlog开发工具SYSTEMSIMTM和SYSTEMEXTM即可。该方案特点是风险较小，易于集成，与原硬件设计兼容性好。有集成开发环境。
③系统级和软件级采用SystemC，硬件级采用SystemC与常规的Verilog HDL互相转换，与原来的软件编译环境完全兼容。开发者只需要一组描述类库和一个包含仿真核的库，就可以在通常的ANSI c++编译器环境下开发；但硬件描述与原有方法完全不兼容。该方案特点是风险较大，与原软件开发兼容性好，硬件开发有风险。
5、未来发展和技术方向
微电子设计工业的设计线宽已经从0.251um向0.18um变迁，而且正在向0.13um和90nm的目标努力迈进。到0.13um这个目标后，90％的信号延迟将由线路互连所产生：为了设计工作频率近2GHz的高性能电路，就必须解决感应、电迁移和衬底噪声问题(同时还有设计复杂度问题)。
未来几年的设计中所面临的挑战有哪些?标准组织怎样去面对?当设计线宽降到0.13um，甚至更小尉，将会出现四个主要的趋势：设计再利用；设计验证(包括硬件和软什)；互连问题将决定剥时间、电源及噪声要求；系统级芯片设计要求。
满足来来设计者需要的设计环境将是多家供应商提供解决方案的模式，因为涉及的问题面太广且太复杂，没有哪个公司或实体可以独立解决。实际上，人们完全有理由认为，对下一代设计问题解决方案的贡献，基础研究活动与独立产业的作用将同等重要。
以后EDA界将在以下三个方面开展工作。
①互用性标准。所有解决方案的基础，是设计工具开发过程的组件一互用性标准。我们知道。EDA工业采用的是工业上所需要的标准。而不管标准是谁制定的。但是，当今市场的迅速发展正在将优势转向那些提供标准时能做到快速适应和技术领先的组织。处于领先的公司正在有目的地向这方面投资，那些没有参加开发这些标准的公司则必须独自承担风险。
关键词: RSA;模乘运算;模幂运算;可重构设计
中图分类号:TP339 文献标识码:A
Reconfigurable Design and Implementation of RSA Algorithm
WU Bin-shan,WANG Yun-feng,LIU Zhi-chao,LIU Tian-xiang
(Department of Electronic Engineering,Xiamen University,Xiamen 361005,China)
Abstract: In this paper, the implementation and reconfigurable feature of RSA cryptographic algorithm are analyzed. On the basis of the Reconfigurable design of the Modular Multiplication and Modular Exponentiation, we propose the reconfigurable RSA hardware architecture, which is able to fit 256bit, 512bit, 1024bit, 2048bit four applications of different key length. The RSA reconfigurable design and testing were carried out to achieve results, which show that in the worst case, 2048bit RSA get the data throughput achieved 46 kb/s when work in the 200MHz clock. It is able to meet the high-performance information security systems RSA encryption algorithm on the speed requirement.
Keywords: RSA; Modular Multiplication; Modular Exponentiation; Reconfigurable Design
1引言
随着计算机网络的普及与发展,信息安全问题显得格外重要。以RSA密码算法[1]为代表的公钥密码体制[2]在保证数据的机密性、完整性以及签名和认可等方面的突出优点己经使其成为当今网络安全中最重要的解决方法,相应的密码芯片在网络中得到了广泛的应用。
目前,大多数密码芯片是实现一种固定密码算法的专用芯片,不能满足用户们的不同层次的安全性能和预留密码算法升级空间的要求。因此,近年来国内外许多机构和个人都致力于可重构密码芯片设计的研究[3~6]。可重构密码芯片是采用可重构体系结构设计而成的用于对数据进行加/解密处理的集成电路芯片。其内部逻辑电路可以根据不同密码算法的需求重新组织,构成不同的电路结构,实现不同的功能,从而能够灵活、快速地实现多种不同密码算法[3]。
本文在设计RSA算法实现时,综合考虑密钥长度、安全性、性能、面积等因素,在对模幂和模乘运算模块进行了可重构设计的基础上,提出了一种可重构RSA算法结构,在增加很少逻辑单元的情况下,使其能够适配256bit,512bit,1024bit和2048bit四种密钥长度的RSA算法应用,满足不同层次安全性的信息系统的需要。FPGA的原型实现和验证结果表明,该设计能够满足高性能信息安全系统对于公钥密码加密速度的要求,可以作为可重用IP,用于信息安全SoC设计。
2RSA算法
RSA密码算法的明文空间M与密文空间C相等,为Zn(表示mod n所组成的整数空间,取值范围为0~n-1)。
RSA算法描述如下[1]:
(1)选择两个互异的大素数p和q(保密),计算n=p・q(公开),φ(n)=(p-1)・(q-1)(保密),选择一个随机数e(0
(2)已知:明文M
计算密文:C=Me mod n
(3)已知:密文C和私钥KR={d,n}。
计算明文:M=Cd mod n
3RSA算法实现与可重构分析
大数模幂运算是RSA公钥密码算法的核心运算,实现时可以利用模运算的基本性质:[(a mod N)×(b mod N)mod N]=(a×b)mod N, 把模幂运算的中间结果对n取模,从而限制了中间结果的大小,实现更加容易。
3.1 模幂运算算法
本文模幂采用是左到右二进制位扫描算法。首先应该把指数e或者d表示成如下二进制形式:
e=[e■,e■,...e■]■=■e■2■=e■+e■2+...+e■2■
然后从e或者d的最高位扫描到最低位。
输入:m,e,N
输出:c =me mod N
{ c =1;
for i =n-1 to 0 do
{ c =(c・c)mod N;
If (ei =1)c =(m・c)mod N ;
}
return C;
}
由于算法同一次循环运算中的两次模乘运算数据相关,所以必须顺序处理,不能并行运算;但硬件实现时只需一个模乘运算单元,实现面积小。
3.2模乘运算算法
模乘模块是左到右二进制位扫描模幂算法的主要运算单元,本文选择基于2的Montgomery算法[7-8]实现模乘运算。
基于2的Montgomery算法如下:
记S=Monprod(A,B,N)。其中:A=Σ■■ A■・2i,B=Σ■■ B■・2i,N=Σ■■ N■・2i,Ai ,Bi ,Ni∈{1,0},AK+1,AK+2=0
输入:A,B,N
输出:S=Monprod(A,B,N)=(A・B・2-(K+2))mod N
{S =0 ;
for j =0 to K+2 do
{ if (S0=1) then S =S +N;
S =(S /2)+Aj ・B;
}
return S;
}
该算法主要由2个大数的加法组成。为了保证计算结果S小于N,该算法的循环要执行K+3次[9],因此输出的结果是(A・B・2-(K+2))mod N。
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文
3.3 由Montgomery算法构造的从左到右二进制扫描位扫描法
由于Montgomery算法的结果并不是(A×B)modN,而是(A・B・2-(K+3))mod N。所以必须对从左到右二进制位扫描法进行修改,首先,必须先进行一次预处理步骤,分别计算C =Monprod(1,R,N)和M2=Monprod(M,R,N),其中R为与N相关的常数,R =22(n +3)mod N。其次,算法结束后再进行一次后处理步骤,计算C =Monprod(1,C,N),这样就可以消除模乘运算结果中多余的参数。具体算法如下:
输入:M,e,N,R
输出:C =Me mod N
{
M 2=Monprod(M,R,N)
C =Monprod(1,R,N)
for i=n-1to 0 do
{
C =Monprod(C,C,N);
If (ei=1) C =Monprod(C,M 2,N) ;
}
C =Monprod(1,C,N)
return C;
}
3.4 可重构性分析
可重构设计以软件编程的方式快速灵活的实现不同硬件电路,克服了软件和硬件实现各自的不足,可以比软件实现有着更好的性能,同时比硬件实现更具有灵活性。可重构模块包含许多可由外部编程控制的计算单元,这些单元由一些可配置连线资源连接着,可以通过对连线资源的改变来形成需要的不同电路。
通过对模幂和模乘运算算法分析可知,不同密钥长度的RSA算法的主要部件大数加法运算模块是可重用部件,而差别主要是在模幂运算的循环次数n、ei的起始位ex和模乘算法的循环次数(K+3)。因此可以以大数加法运算模块为重构元素进行可重构设计,设置n、K+3和ex为可控节点,通过输入信号对可控节点进行可编程控制。例如:当密钥长度为1024的时候,选择n为1024、 ex为e[1023]、K+3为1027; 而当密钥长度为2048的时候,选择n为2048、ex为e[2047]、K+3为2051。
4RSA算法可重构设计
基于模幂、模乘模块的可重构性,本文提出了一种可以根据密钥长度的不同进行可重构的RSA算法实现结构,结构框图如图1所示,分为模乘模块(包括模乘控制器和模乘运算单元)、模幂模块、存储模块三个部分。
图1中各个信号的定义如表1所示。
4.1 模乘模块
模乘模块包括模乘运算单元和模乘控制单元。实现模乘的主要运算是大数的加法。可重构RSA算法的最长密钥长度是2048bit,所以模乘运算模块为2048位。由于2048位的加法是循环进行的,使用进位保留加法器CSA(carry saved adder)是很好的解决方案[10]。CSA将加法结果的和数和进位分别用S和C表示,即进位用C保留下来,作为下一次加法的进位输入。一个一位全加器中,输入 A、B是被加数,输入C是上次加法保留的进位。一个k位的CSA是由k个1位全加器并行组成的,如图2所示。
第i位的结果Si和Ci +1同输入之间的关系为:
Si =Ai ?茌Bi ?茌Ci ;
Ci+1=Ai Bi +Ai Ci +Bi Ci 。
CSA加法器的特点是不会随着位数的增加而产生冗长的进位链,这样既能提高速度,又简化了硬件结构。
由CSA构造的模乘运算单元如图3所示。用两个CSA加法器来实现模乘运算中的两次加法。
在模乘算法循环结束后需要将两个2048bit的数相加得到结果。使用一个32位的CPA(carry propagation adder)将2048bit位的加法分成64个时钟周期完成,CPA的运算结果就是模乘运算的最终结果。CPA加法器的结构如图4所示。
模乘控制单元主要由计数器来实现,不同密钥长度的RSA算法的模乘循环次数不一样,完成一次循环需要一个运算周期,所以计数器的初始载入值也不一样。可重构RSA算法实现由外部输入信号keysize对初始载入值的选择进行控制。初始载入值为密钥长度加上67(3次增加的循环次数和64个CPA加法周期)。例如,当keysize为“00”时,初始载入值为323;当keysize为“01”时,初始载入值为579。每完成一次循环,计数器减一。当计数器为零的时候,表示模乘运算完成。
4.2 模幂模块
模幂模块主要功能是控制模乘模块的循环运算。对模幂模块的可重构设计主要包括对模乘运算循环次数和密钥的控制。由Montgomery构造的从左到右二进制扫描位扫描法硬件结构图如图5所示。
每个输入都有经过相应位数的寄存器。第一次模乘运算(预运算M 2=Monprod(M ,R ,N))结束后,结果存在M-reg中,以备下次使用。第二次模乘运算(预运算 C =Monprod(1 ,R ,N)))结束后,结果存在rrmodn-reg中。接下来每次循环模乘运算的结果都存入rrmodn-reg中。后处理结束后,rrmodn-reg中就是模幂运算的结果。
e_reg用来存储密钥。当load有效时,将外部密钥载入e_reg中。当shift_en有效时,e_reg开始由低位向高位进行位移。具体结构图如图6所示。
e_reg的输出有4位,分别为e_reg的第256、512、1024、2048位,这四位输入一个四选一选择器,由key_seze来选择哪位做为输出。
模幂运算控制模块主要是由计数器来实现。不同密钥长度的RSA算法的模幂循环次数不一样,所以计数器的初始载入值也不一样。初始值为密钥长度加上3(2次预处理和1次后处理模乘运算)。每执行完一次模乘运算,计数器就减一,e_reg也进行一次移位,当计数器的值为零时,就表示所有模乘运算都完成,rrmodn-reg中就是模幂运算的结果了。
对于n位的输入,这种设计要对输入密钥进行n次扫描,每次扫描需要做一次或者两次模乘,同时,在扫描之前要进行预处理,需要做两次模乘,扫描之后要进行后处理,需要做一次模乘,每做一次模乘需要n+3+64个时钟周期。所以,在最坏情况下,加密需要(2n+3)*(n+3+64)个时钟周期,当n为2048时,需要8.67M个时钟周期。
5性能分析
两种设计方法可以实现采用固定密钥长度的RSA算法结构所设计的电路同时适配256bit、512bit、1024bit、2048bit四种不同密钥长度的应用。第一种方法是电路包含256bit、512bit、1024bit、2048bit四种不同密钥长度的固定密钥长度RSA密码算法结构;第二种方法是采用2048bit的固定密钥长度RSA算法结构。前一种方法浪费资源,后一种方法处理数据速度慢。
论文采用FPGA对可重构RSA算法结构进行了原型实现与验证,与采用类似结构实现的固定密钥RSA算法所占资源、最高时钟频率如表2所示。
采用第一种设计方法所占资源为四种固定密钥长度RSA结构之和,即逻辑单元为43308,存储单元为48348;而可重构RSA使用了22897个逻辑单元和24807比特存储单元,节约了47%的逻辑单元和48%的存储单元。
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文
采用可重构RSA与采用第二种设计方法(即使用2048bit固定密钥长度)分别应用于256bit、512bit、1024bit、2048bit密钥长度系统时的数据吞吐量如表3所示,当应用于256bit、512bit、1024bit密钥长度应用时,采用可重构RSA结构性能更优。
6小结
本文提出并实现了一种使用较少硬件资源的能够适配256bit,512bit,1024bit和2048bit四种密钥长度的可重构RSA算法结构,适配不同密钥长度RSA算法应用,能够更好的满足不同层次安全性的信息系统的需要。
参考文献
[1] Rivest R , Shamir A , Adleman L. A method for obtaining digital signature and public-key crypto- systems [J].Communications of the ACM, 1978, 21(2):120-126.
[2] Diffie W, Hellman M E. New directions in crypto- graph [J]. IEEE Transactions on Information Theory , 1976 , 6 (22) :644-654.
[3] 曲英杰. 可重构密码协处理器的组成与结构.[J] 计算机工程与应用, 2003;23:32-34
[4] R Reed Taylor. A high-performance flexible architecture for cryptography [A]. Seth Copen Goldstein Proceeding of the Workshop on Cryptographic Hardware and Embedded Systems [C]. London: Springer-Verlag Press, 1999. 231 - 245.
[5] Rainer Bcuchy. A programmable crypto processor architecture for high-bandwidth applications [D]. Germany: Technische University Mü nchen, 2002.
[6] T W Arnold, L P Van Doorn. The IBM PC IXCC: A new cryptographic coprocessor for the IBM Server [J]. I BM Journal of Research and Development, 2004, 48 (3) : 475 -487.
[7] A.Mazzeo, L.Romano, G. P. Saggese FPGA-based Implementation of a serial RSA processor. [C]. Design,Automation and Test in Europe Conference and Exhibition,2003 : 582-587.
[8] Montgomery P L. Modular multiplication without trial division [J].Mathematics of computation, 1985, 44(170): 519- 521
[9] 王超,沈海斌,孟庆.RSA密码算法的硬件实现.[J] 计算机工程与应用,2004.14:127~128,147
[10] T-W Kwon , et al . Two implementation methods of a 1024 bit RSA cryptoprocesor based on modified Montgomery algorithm[A] . Proceed-ings of the 2001 IEEE International Symposium on Circuits and Systems (ISCAS 2001) [C].New York: IEEE press,2001,4 :650-653.
作者简介
伍彬山,厦门大学电子工程系在读硕士研究生,研究方向:集成电路设计与应用;
王云峰,讲师,厦门大学电子工程系硕士研究生导师;
刘智超,厦门大学电子工程系在读硕士研究生,研究方向:集成电路设计与应用;
摘 要：在研究可供计算机与电子类专业学生随身携带的系列便携式实验教学设备的基础上，探讨一种新型的自主实验教学模式。介绍研发该系列设备的基本设想、便携式EDA实验板的设计以及该模式的理念与内容，在有限的资源下为学生提供充足的实验条件，营造良好的学习与课外科技创新氛围，并有效缓解实验场地、设备等资源不足的矛盾。
关键词：自主实验教学模式；计算机与电子类专业便携式实验设备；案例开发；考核评价体系
作者简介：徐成，男，博导，教授，研究方向为嵌入式系统。
1 研究背景
作为计算机与电子类专业教学体系的重要组成部分，实验教学在整个教学过程中是至关重要、不可缺少的环节[1]，学生综合素质的提高及创新能力的培养更离不开实验教学[2]。近年来，国内外各高校高度重视实验教学，不断增加资金与师资力量的投入，推行实验教学改革，以提高教学质量。国外高校的计算机与电子类专业已实行“开放式”实验教学：实验室的场地、时间及设备全面开放，提供充分的条件，培养学生的个性与素质。而国内各高校的计算机与电子类专业近年也在不同程度上进行了实验教学改革，“开放性”、“设计性”、“综合性”等概念被引入，减少验证性实验，增加设计综合性实验的改革方式已被大家所公认。
当今计算机与电子技术的进步在给各行各业带来方便的同时也促进了实践教学的改革，其中集成电路的飞速发展使得实验设备的便携化与普及化成为可能且形成趋势。而传统的计算机实验教学已不能满足时代的要求，如何进行改革，加强学生的动手能力，成为教师共同探讨的话题[3]。基于上述原因，我们从实验教学设备的研制到实验案例开发，以及教材编写直至实验教学模式进行了全面改革，研究并探索出一种适合计算机与电子类专业的自主实验教学模式。
2 自主实验教学模式理念
自主实验教学模式，是指紧跟新技术自制系列便携式实验设备，并配备给学生人手一台，在此基础上学生可“自主”安排实验的内容、时间、空间，教师则集中管理、答疑和考核。
该模式通过研制供计算机与电子类专业学生可随身携带的系列便携式实验教学设备，实现实验设备的低成本、便携化和普及化，满足学生人手一台，将该专业学生系列硬件实验的传统实验环节延伸到学生宿舍等实验室之外的普通场所，改观了资源短缺的矛盾，为学生提供充足的实验条件，并使各层次学生在课余时间不受地点限制，充分利用实验设备，自主思考，主动参与，营造好的学习与课外科技创新氛围，以获取较好的实验教学效果。该模式以案例开发为驱动，精编涵盖认知型、设计型和综合型实验的指导教材，并以学生为主体，鼓励学生在实验内容上进行自主创新，而不局限于实验教材。该模式以教师为主导，集中管理，建立合理的评价体系，避免传统实验中过分关注实验报告和出勤率而造成学生不注重实验过程的单一考核方式，注重实验过程中学生的自主性、知识运用能力与探索思考能力，并从知识、能力和素质三方面对学生进行全面考核评价。
自主实验教学模式坚持的是以教师为主导，学生为主体，利用可供计算机与电子类专业学生可随身随带的系列便携式实验教学设备，让学生在时间、空间、内容等方面进行自主性实验与学习的教学理念。
3 自主实验教学模式研究内容
自主实验教学模式研究的内容包括研制可供计算机与电子类专业学生随身携带的系列便携式实验教学设备、设定硬件类课程体系、开发案例、编写实验教材、组织管理实验教学活动以及建立科学合理的考核评价体系。
3.1 自制便携式实验设备
目前，计算机与电子类专业实验教学存在一些问题与不足，内容如下。
1) 实验设备成本高，限于资金问题，只能满足多个学生共用一实验平台，并且只能在指定时间到指定实验室进行实验，无法实现开放与自主实验教学。
2) 现有同类教学设备没能很好针对我们计算机专业特定课程的教学需求而设计，系统复杂、冗余功能较多，使入门学生产生畏惧，对硬件学习缺乏信心。
3) 实验平台所用技术相对落后，需要多种附加配件，缺乏便携性，使学生实验的时间、地点和相关环境受到了限制。
基于以上问题，开发设计系列硬件类便携式实验设备，是加快教学改革步伐的关键。在自主实验教学模式的理念下，通过研究相关新技术，我们完成了研制便携式实验设备的方案设计与论证，并对其具体实施及完善。预计自制的系列硬件类实验设备有便携式EDA实验平台、便携式单片机开发板、便携式ARM开发板等，使主要硬件实验设备实现便携化和普及化，为自主实验教学提供硬件环境，推进自主实验教学模式的研究与探索。
目前，我们已研制出便携式EDA实验平台并投入实验教学。该平台可用于数字电路与逻辑设计实验、计算机组成原理实验、数字集成电路设计基础实验、USB串并通信实验、基于IP核的数字系统设计、CPU设计等实验课程。其资源布局和实物图分别如图1和图2所示。该平台集成当前新技术，其下载、通信与供电仅需一条UBS线，保持与时俱进的科技活力，方便笔记本电脑用户随时随地使用；平台小巧轻便，面积比2张银行卡还要小(约为12×8cm2)，便于随身携带；平台操作简单、实用，成本低，可满足学生人手一台的需求，打破了传统EDA实验箱体积大，成本高，需购买配套电源线、下载线及通信转接卡，无法满足学生人手一台的格局，为学生学习数字逻辑、计算机组成原理、集成电路设计等系列硬件类课程提供了充分的实验条件，为实验教学改革增添了新的篇章。
图1 便携式EDA实验平台资源布局图 图2 便携式EDA实验平台实物图
3.2 计算机与电子类专业自主教学模式下的硬件类课程体系设置
目前，国内不同高校计算机与电子类专业硬件实验教学体系及内容各不相同。有的将实验贯穿于理论课程中；有的为主干课程的实验内容单列实验课；还有的是将基础实验与理论课程同步开设，另增设侧重于设计型、综合型、研究与探索型实验内容的综合与创新实验课程[4]。随着教学改革的推进，以“加强基础训练、注重能力培养、强调素质提高、突出创新意识”为基准和原则[5]，从满足社会的需要，培养具备足够动手实践能力的学生出发，我们结合研制的系列硬件类便携式实验平台的技术特点，综合考虑该专业硬件类课程间的衔接等问题，重新构建了“理论教学的‘精讲多练’(基础)实验教学的‘做中学’(提高)创新工程设计训练(综合运用)”这种适合计算机与电子类专业硬件类课程教学的三级实验体系。
理论教学设置了相应的“课程实验”，学生利用仿真软件以及人手一台的针对不同硬件课程的自制便携式实验平台，学习基本专业软件的应用，搭建基本概念模型，达到理解基本概念，促进理论学习的目的。实验课程则在实验教师的指导下，进一步强化训练，系统学习实验技能与技巧，培养学生的综合实验技能。其中“做中学”是指学生充分利用人手一台的便携实验平台，在实践中摸索学习，进而启发创造思维的过程。工程设计训练是利用最新的平台和工具进行实际工程设计训练，注重专业知识的融合，诱导并培养学生的创新意识。
要实现自主实验教学模式这一目标，不仅要实现教育理念的转变，还要将最新的计算机知识带到课程体系中[6]。该专业的硬件类实验内容涉及数字逻辑、计算机组成原理、集成电路设计、单片机、接口技术、嵌入式系统应用等，不同课程配备不同种类的便携式实验平台。其中数字逻辑、计算机组成原理是该专业必修的硬件基础核心课程，设置了相应的课程实验、实验课程以及工程训练，其他硬件类课程则设置相应的课程实验，所有课程学完后有一综合设计训练，可综合运用所有硬件知识。
以上体系设置与内容安排使硬件类课程教学具有鲜明的层次性，实现了基础、提高与创新的教学目标，使实践教学递进化推进，培养的学生能满足社会需求。
3.3 针对自制便携式设备的案例开发
开发高品质的实验案例是实验教学有效开展的基础，一个设计型、综合型和研究型实验案例的开发具备两个要素：可操作性和创新性。基于此，我们在自制便携式实验平台的基础上，结合专业课程的特点，从设计性、综合性实验出发，组织学生参与开发适用于计算机与电子类专业实验教学的案例，激发学生的自主创新能力，引导学生迅速入门并顺利开展实验教学活动。
目前，我们已组织了部分具有创新精神的学生，对正处于试验阶段的便携式EDA实验平台进行案例开发。同时引入案例开发的其他有效途径，如将优秀毕业设计、优秀大学生创新训练项目、学科竞赛作品转化为案例，鼓励优秀学生自选题目，并将其转化为教学案例等。在我院2008-200年上学期的嵌入式系统应用课程中，学生所获全国嵌入式系统竞赛一等奖的作品“互动视窗”、学生的自选课题塔吊遥控器等，作为案例被引入课程教学中，有利于激发学生的学习自主性。
3.4 自主实验教学活动的组织开展
自主实验教学活动的内容包括实验教材的编写、实验过程、实验答疑及实验考核，并可延伸至创新训练项目与学科竞赛等活动。教师组织学生以所开发的实验案例为题材，编写涵盖认知型、设计型和综合型实验的适合计算机与电子类专业的硬件实验教材，以提高实验项目的综合性、应用性和探索性。实验的开展过程中，学生人手一台实验设备，实验内容、时间及空间可由其“自主”安排，实现随时、随地实验，教师则组织集中答疑，及时帮助学生解除疑惑，了解学生的实验自主性与思考问题的过程。学生完成实验后，撰写相应的实验报告，提交并参与实验检查、考核或答问，最后教师通过实验答疑环节中学生的表现、实验报告及考核问答过程，对学生的实验进行综合评价。
在便携式实验设备基础上，我们进行的一系列自主实验教学活动，探讨在案例教学方式下如何引导学生自主创新学习，激发学生的兴趣与潜力，以及在自主开放实验环境下如何引导学生进行创新性项目的开展，培养学生的创新思维与实践能力的新教学理念。同时实现对传统实验教学内容的扩展，即通过自主实验教学来引导部分优秀学生参加创新项目训练及学科竞赛，激发学生的潜能，培养学生解决实际问题的能力，提高综合素质。
3.5 自主实验教学模式下的考核评价体系
考核评价体系是自主实验教学的重要研究部分，前面做得再好，落实不到位，只能让少数学生受益而不能达到预期效果。引导、鼓励能对想学的自觉学生发挥作用，但很多学生仍缺乏主动性，惰性思想较重。而考核应在提高学生的创新能力上发挥积极的导向作用[7]，因此如何落实实验教学各环节，如何监督到位、检查到位是一个重点研究内容，工作开展如下。
1) 在自主实验教学模式下，对学生日常实验活动开展调查，分析在实验教学活动开展过程中学生、教师所扮演的不同角色，组织教师和学生分别对实验教学的各个环节进行讨论，参考计算机与电子类专业的实验教学大纲，探讨在学生自主实验、教师集中管理的新模式下如何制定实验考核评价方案。
2) 通过针对性较强的教学案例的引导和自主实验教学活动的开展，从实验开展、答疑及考核问答等各个实验环节对学生的自主性和将知识运用于实践的能力进行综合评价，避免传统实验以实验报告和出
勤为主的单一考核方式，有利于培养学生解决实际问题的能力。
3) 研制一个人人过关的硬件语言应用的考核系统，为研究并建立自主实验教学模式下的综合考核评价体系增添砝码。
针对自主实验教学模式建立合理的评价体系，注重实验过程中学生是否正确运用基础知识及学生的探索思考能力，我们从知识、能力和素质三个方面对学生的自主实验进行全面的考核评价，尽可能以科学合理的考核评价体系考核学生的自主实验，从而最大化挖掘其潜能。
4 总结与展望
湖南大学信息科学与工程学院计算机与电子类专业实验教学改革与创新取得了佳绩：实验载体“便携式通用数字逻辑设计与EDA综合实验板”申请了国家专利，硬件课程计算机系统组成与系统结构2009年成为国家精品课程；硬件实验室“湖南大学信息技术实验室”2006年获湖南省普通高校实践教学示范实验室建设资格，2009通过合格验收并得到评估专家的一致好评。
实验教学改革尽管有了好的开端，但仍有很大的提升空间。除实验教学外，创新训练、学科竞赛、毕业论文等环节的作用亦不可忽略。该自主实验教学模式将传统实验环节延伸到实验室之外的普通场所，改善了学习条件和氛围，促进了实验教学改革、创新训练及学科竞赛活动的开展，有利于培养学生的创新思维与实践能力，将推广应用于我院的计算机科学与技术、通信工程、电子及人工智能等其他一级学科的专业。
参考文献：
[1] 陈琦. 计算机实验教学改革的思考和探索[J]. 教学研究,2005,28(6):547-548.
[2] 刘广聪,李振坤,陈靖宇. 计算机专业实验教学模式改革探析[J]. 广东工业大学学报:社会科学版,2005,5(2):41-43.
[3] 夏建川,张秀娟,方芸. 计算机实践教学改革探讨[J]. 高教论坛,2009(2):78-80.
[4] 李文军,衣杨,舒忠梅,等. 计算机专业实验教学改革的实践与探索[J]. 实验室研究与探索,2007,26(12):290-294.
[5] 蒋新革,乎西旦. 自动控制课程实验教学改革的研究与实践[J]. 实验技术与管理,2003,20(6):137-139.
[6] 姚玉霞,刘晓彦,随庆茹,等. “计算机组成与体系结构”实践教学改革与探索[J]. 计算机教育,2010(4):142-143.
[7] 李汉萍. 高校计算机基础实验教学改革探讨[J]. 考试周刊,2007(18):83-84.
Research on Self-determination Experiment Teaching Mode in Computer and Electronics Specialty
XU Cheng, LI Renfa, ZENG Juanli, FANG Kaiqing
(Information Science and Engineering Institute, Hunan University, Changsha 410082, China)
[关键词]锁相环 电荷泵 相位噪声 抖动
[中图分类号]TN4[文献标识码]A[文章编号]1007-9416(2010)03-0127-02
引言
基于电荷泵型的锁相环已经被广泛采用与无线通信系统中,特别是射频收发机的频率综合器中。随着无线通信不断地发展,通信系统对终端的要求不断地提高,诸如集成度,功耗,噪声等等。而在无线收发机中,频率综合器是一个非常关键的部分,它的性能将影响整个系统是否能够正常工作。作为基于电荷泵的频率综合器,电荷泵在其中起着非常关键的作用。本文接下来几个部分将对电荷泵做一详细全面的研究。
1 设计中的不理想性
一般的电荷泵型锁相环如图1所示[1]。理想情况下,电荷泵和鉴频鉴相器为系统提供了无限的直流增益,于是输入和输出的相位差为0。但是,作为电荷泵,其本身存在很多固有的不理想性,致使实际的频率综合器会有很多不理想效应产生,从而导致性能的降低。因此,下面将对其中重要的不理想效应进行研究和分析。
1.1 漏电流
漏电流是电荷泵固有的不理想性,或者说是和完全和工艺相关的。随着工艺的不断改进,特别是深亚微米级的CMOS工艺,漏电流的问题变得越来越严重。因为漏电流而导致的相位失配相对来说问题不大,但是由此而产生的参考毛刺在频率综合器中是值得特别注意的。
由于漏电流造成的相位失配可以有下式得出[2],其中是相位失配,是漏电流大小,表示电荷泵的电流大小。
由于相位失配所导致的边带,也就是参考毛刺的大小为:
其中,为环路滤波器的极点,是环路滤波器的电阻值,是压控振荡器的增益。
1.2 电流源的失配
另一种重要的不理想性是电流源的失配。在CMOS电荷泵中存在两个电流源,分别是PMOS电流源和NMOS电流源。两个电流源分别有UP和DOWN两个开关来控制。于是,电流的失配和开关时间的视频必然会存在于电荷泵中。对于开关时间的失配是一个很容易解决的问题,但对于电流的失配是一个难以解决的问题,值得更进一步的研究。我们假设PMOS和NMOS电流源同时导通时间为,两个电流源的失配电流大小为,于是我们可以估算出由于电流失配而导致的相位失配:
(1.3)
由公式可知,我们有以下几个途径减小由于适配造成的相位差影响:第一,从根源出发,减小电流源的适配度,但往往这很难做到,因为这个和工艺,和后续的版图等等都有关系,而且做到完全匹配是不可能做到的;第二,可以减小两个电流源同时导通的时间,但这个又受到其他性能的影响,最主要的便是为了避免电荷泵的死区,所以我们必须首先保证能避免死区所需要的最小输出脉冲宽度,这也是两个电流源同时导通的最小时间;第三,我们可以增大电荷泵的绝对电流值,但是正如前面分析,的值关联到很多其他动态性能,比如环路增益,带宽等等之类的,更关键的我们必须考虑到功耗的问题,所以往往不能过大;最后,我们可以通过增加来减小这个效应。但是增加意味着减小参考频率,这就制约了整个环路所能工作的最大带宽。为了保证环路的稳定性,通常环路带宽取参考频率的二十分之一到十分之一为合适。
1.3 沟道调制效应伴随的恒流输出电压
沟道调制效应是MOS管所固有的二级非理想效应,这个效应在电荷泵中同样存在。由于沟道调制效应而造成的非恒流输出电压在很大程度上制约着频率综合器的整体性能。在很多设计中,我们必须非常重视该效应。
当输出电压改变时,由于电荷泵有限的输出电阻,导致电荷泵的输出电流随着电压的改变而改变,从而无法达到一个恒定的电流。当锁相环处于锁定状态,控制线上的控制电压将因此而产生电压的波动。从而会进一步造成压控振荡器的输出相位噪声和边带都变差[3]。
诸如开关速度,噪声等等其他不理想因素不在本论文的讨论范围内,所以不做多余的研究和说明。
2 增益提高技术电荷泵
图2.1(a)给出了增益提高技术的基本概念[4]。通过添加一个负反馈回路,我们可以使得输出电阻大大提高,不难得到,
一种简单实现如图2.2(b)所示,其输出电阻,。
运用该技术,我们可以很容易设计出一个单端输出的电荷泵[5],如图2(a)所示。该电荷泵可以具有非常的的输出电阻,从而最大程度上减小了因为有限的输出电阻而导致的电流失配。然而,这个结构存在一个比较严重的缺陷。对于输出电压,我们很容易分析出,最低输出电压为,最高输出电压为。输出电压的摆幅几乎小了2倍的。这对于很多需要有大的调节范围的频率综合器来说是一个很大的问题。在此基础上,本出了修改,如图2(b)所示,这样输出电压的摆幅不再受到放大器输入管的限制。从而输出最低电压比稍大,而输出最高电压比稍小。
通过完善,我们利用图2.2(b)所示的电荷泵可以很容易将电流失配降到最小。同时,我们还可以得到最大的输出电压摆幅,从而为满足压控振荡器大的调节范围而不影响电流的失配提供了一个解决方案。
3 仿真结果
图3.1(a)和3.1(b)分别给出了利用不不利用增益提高技术的电荷泵恒流输出电压的仿真结果。结果表示,通过运用增益提高技术,我们几乎可以消除电流失配的不理想性。
4 结语
本文首先研究和分析了电荷泵中存在的几个非常重要的不理想效应。在此基础上,我们又对其中最重要的不理想性做了进一步的研究,并且提出了既能最大程度减小电流失配,同时又能保证最大输出电压摆幅的电荷泵结构。该结构的确表现出了出色的电流失配特性,它可以运用于对电流失配和需要最大频率调节范围的频率综合器中。
[参考文献]
[1] Pavan Kumar Hanumolu,Merrick Brownlee,Kartikeya Mayaram,Un-Ku Moon,“Analysis of Charge-Pump Phase-Locked Loops,”IEEE J.Transactions On Circuits and Systems―I:Regular Papers, Vol.51,No.9,September 2004.
[2] W.Rhee, B.-S.Song,and A. Ali,“A 1.1 GHz CMOS fractional-N frequency synthesizer a 3-bit third-order __ modulator,”IEEE J.Solid- State Circuits,vol.35,no.10,pp.1453～1460,Oct.2000.
[3] H.Arora,N.Klemmer,J.C.Morizio,and P.D.Wolf,“Enhanced phase noise modeling of fractional-N frequency synthesizers,”IEEE J.Trans.Circuits Systems-I,Reg.Papers,vol.52,no.2,pp.379～395, Feb. 2005.
[4] 毕查德 拉杂维.“模拟CMOS集成电路设计”,西安交通大学出版社,西安,2002.12.
[5] Young-Shig Choi and Dae-Hyun Han,“Gain-Boosting Charge Pump for Current Matching in Phase-Locked Loop,” IEEE J.Transactions on Circuits and Systems―II:Express Briefs,Vol.53,No.10, October 2006.
[作者简介]
为适应我国经济结构战略性调整的要求和软件产业发展对人才的迫切需要，实现我国软件人才培养的跨越式发展，推动高等教育改革，教育部和国家计划发展委员会2001年颁发了教高[2001]6号文件，批准了35所高等学校试办示范性软件学院。
学校对建设软件学院高度重视，决定以此为契机，将办好国家示范性软件学院与建设国内一流、国际知名的高水平研究型大学的目标紧密结合起来，于2001年底成立了“西北工业大学国家示范软件学院”。2004年，按照教育部关于建设国家集成电路人才培养基地的要求，根据集成电路设计与软件工程专业的密切联系和发展趋势，为发挥软件学院办学机制和产学研合作工程教育特色优势，加快集成电路人才培养步伐，学校决定，将集成电路人才培养纳入软件学院，在原软件学院的基础上，成立了“西北工业大学软件与微电子学院”。
二、学院建设概况
学校以科学发展观统领学院的建设，于2002年3月，软件学院成立之初，就下发了《关于办好国家示范软件学院的决定》（校 [2002]90号）文件，明确规定了软件学院建设的办学思路、管理模式、运行机制等，在政策和资源利用等方面给予大力支持。文件明确了“把软件学院建设成为一个特色鲜明的多层次、国际化、工程型软件人才培养基地”的办学目标；为办好软件学院，及时决策建设和发展中的重要问题，学校成立了以姜澄宇校长为组长的软件学院建设领导小组；五年来，学院不断在教育模式、校区建设和办学机制等方面进行改革、创新和实践，形成了一定的办学特色，取得了较好的办学效果。
目前学院在读本科生和硕士研究生已近1600人，截至2006年10月，已毕业学生638人，其中本科生435人，硕士研究生202人，毕业生受到用人单位的普遍好评。
三、以市场为导向，推进学院跨越式发展
1.确立了“三依托”的办学体制
学院在成立之时，基于国际化工程型软件人才培养目标和学校总体布局,确立了“三依托”的办学体制，经过五年的建设，“三依托”已得到落实，并收到了软件人才教育与区域IT产业良性互动、相互促进的效果。
（1）依托高新开发区。学院位于西安国家级高新技术产业开发区的核心位置，依托西安高新技术产业开发区的政策支持、国际化氛围和高新技术产业群的优势。在学院建设中，学院享受高新区在教学场地建设、聘用教师入区等诸多方面的政策优惠，并通过高新区管委会与国内外众多企业建立了合作关系。
（2）依托西安国家软件产业基地。学院紧邻西安国家软件产业基地，依托西安国家软件产业基地，建立了密切的产学研合作关系。西安国家软件产业基地的骨干企业和国际化企业为软件人才培养提供了良好方便的实习条件；学院为西安国家软件产业基地吸引国际企业、扩展骨干企业提供了人才资源。
（3）依托大学科技园。学院建在西工大国家大学科技园内，西工大国家大学科技园为学院提供了社会化后勤保障，学院为西工大国家大学科技园发展国防科技与IT产业孵化提供了人才支持。
依托西安高新技术开发区、西安国家软件产业基地和西工大国家大学科技园，构建了与学院四位一体的国家软件人才培训基地、国家集成电路人才培养基地和国家Linux技术培训与推广中心产学研结合平台，形成了软件工程教育与IT产业互动发展的格局和与国际先进水平接轨的工程教育办学模式。
2.系统引进国际先进课程体系
学院瞄准国际先进IT技术，积极引进和借鉴世界先进教育模式和课程体系，探索软件人才培养与国际软件人才需求接轨的新途径。与国际知名大学和知名IT公司开展了具有实效的国际合作教育，成功引进了美国卡内基・梅隆大学的国际先进软件工程课程体系。
卡内基・梅隆大学的软件工程专业，近10年来一直是美国和世界软件专业排名第一的大学专业。其软件工程方向的教学体系、课程和模式也一直是世界各个大学软件专业学习的样板。其系列课程引进由我院牵头，国内其他7所兄弟软件学院参与，经过一年半的艰苦谈判，于2004年10月和卡内基・梅隆大学的iCarnegie教育公司签署合作协议，全面引进了卡内基・梅隆大学SSD1-SSD10本科系列课程。这是卡内基・梅隆大学与中国高校的首次正式合作，本合作项目得到中国国际人才交流基金会和教育部的大力支持。
目前，10门课程（SSD1～SSD10）被分别安排在我院大学本科1～4年级进行学习，如表1所示。
卡内基・梅隆大学软件工程课程体系引进两年来，主要收获如下：
（1）课程结构与内容的变化。教与学的比例发生了根本改变，SSD课程教学与实验比例为1∶2；实践能力成为考核的重点，每门SSD课程的编程练习与考试达到1000行程序代码/门以上；课程直接反映最新技术，SSD1就涉及JDK和servlets，数据结构采用template设计，软件工程使用UML进行设计与分析。
（2）在教师中产生积极影响经过课程培训的教师普遍认为该系列课程教学理念先进、涉及技术新、实用性强，争上SSD课程已在学院教师中蔚然成风，并带动了学院所有技术课程的全面改革。
（3）受到学生的欢迎。经过对100名学生的问卷调查，认为课程质量优秀和良好的比例达到80%以上；在传统相似课程和SSD课程选择上，90%以上学生选择了SSD课程；在SSD课程优点选择时，“技术实用”和“网络化支持”被排在最前面。
国际先进水平课程体系的引进，有效提高了学生的学习能力、编程经验和英文运用水平，为学生就业创造了有利条件。
3.积极推动对日软件人才培养
在国内的软件出口业务中，日本已成为中国的第一大贸易伙伴，我国去年的软件外包业务有60%来自日本。日本软件企业非常看好西安丰富的人力资源，Fujitsu、NEC、NTS、FTS、NTTDATA等公司相继落户西安软件园。目前，园区的日本企业以及承接对日外包业务的企业超过50家，急需大量的对日软件开发人才。
针对以上需求，学院早在成立的第二年，就开始对日软件工程师的培训工作，2003年学院与中日IT发展中心联合培养对日软件人才，与西安森特公司合作，开展专项“对日软件工程师”培训，并成功输送12名毕业生到日本东芝、东洋、三虹公司从事软件开发工作。
2004年9月，学院在软件工程专业首次开设日语作为第一外语，开展对日软件人才培养，目前有三届近150名软件工程专业学生主修日语；同时，日语作为全院研究生第二外语。
2005年，与东芝公司就联合开展软件人才培养签署了课程建设与人才培养协议。双方合作建设对日软件人才培养课程体系，并聘用该公司两名高级技术人员为学院客座教授，由他们对学院日语作为第一外语的本科生和日语强化班研究生进行授课。
2006年开始，日本东芝公司派教授用日语主讲“软件工程”、“日本软件开发过程与管理”和“日本软件企业文化与人力资源管理”等课程，目前，由东芝DME公司软件开发中心青山光伸社长、中村幸男中心长主讲的“日本软件企业文化与人力资源管理”课程已经开始授课。
4.将工程型人才培养的理念贯穿于人才培养的整个过程
（1）基础理论与工程理念并重。基础理论是高层次工程人才的基础。软件工程培养方案紧密围绕软件工程与系统设计理论与基本原理等进行，安排了系列课程，使学生有宽泛的基础和多维的视角。同时，接近工程实际的课程的安排，使学生通过基础理论学习和开发实践加以融会贯通。
（2）工程能力培养层次递进。根据工程型人才培养模式，结合课程体系，安排了案例教学、课程编程和综合大作业，暑期自主工程实践、创新性实验环节、毕业设计项目开发各种层次、不同要求的实践环节，逐步达到工程培养目标。
（3）毕业设计。毕业设计是工程化人才培养十分重要的环节。学院根据培养层次制定了不同的毕业设计方案。
学院前几届本科生毕业设计时间按6个月安排；从2006年开始，毕业设计按8个月安排。毕业设计阶段，要求所有学生进入相关企业或校内实习基地实习。学院对毕业设计制定了严格的管理条例，对每位在企业做毕业设计的学生分别配备学院和企业两位指导教师，通过对学院指导教师的严格考核、学生开题、组织中期检查和毕业论文评阅、答辩等环节对实习过程进行管理，确保毕业设计质量。
研究生毕业设计和论文阶段最短为一年。要求所有研究生必须进入相关企业参加实际开发项目，其学位论文也必须以该项目为背景撰写。学生可进入与学院有合作协议的企业，也可在自主联系的企业完成论文。
5.积极创造国际化、工程型人才培养的环境和条件
学院自成立以来，一直将教师国际化培训放在重要位置。采取了组织教师参加国际企业的技术培训、积极引导教师参加SSD的课程培训和选派教师出国培训等多种形式提高教师的国际化教育水平。此外，学院按照《教育部、国家计委关于批准有关高等学校试办示范性软件学院的通知》（教高〔2001〕6号）文件要求，抓住我国软件产业发展环境和政策机遇，吸引社会智力、物力和财力资源投入，加大和企业进行产学研的合作力度，目前已经与国内近四十家软件企业开展了广泛的工程化教育合作。学院还积极进行独立校园的硬件建设，建立了现代化的多媒体教室、各类实验室、院内外结合的实习基地、运动场地和学生生活场地。
通过以上措施，为国际化、工程型人才培养创造了优良的办学环境和条件。
四、总结
1.国际化是软件学院的办学特色之一，学院自建院至今，经历了从原版教材使用、外籍教师聘请到国际先进软件工程系列课程引进的不断发展过程。学院的教学模式、教育水平和技术先进性都有了极大的提高。根据学院发展的需要，今后，要进一步做好扩大高水平外籍专业教师的聘请数量，提高国际合作教育的水平，与国外高水平大学开展学生校级交流，联合培养以及开展双学位培养等工作。
2.学院已经与日本东芝、三虹等知名企业签署了课程建设与人才培养协议。今后，学院将在此基础上，深入开展对日软件人才培养工作，和日本知名软件企业合作，在日本和西安高新技术产业开发区分别建立工程研发中心。同时，争取在我院设立对日软件人才培养基地。
(2) 热效应 由式(4-11)知，金属膜的温度及温度梯度(两端的冷端效应)对电迁移寿命的影响极大，当J>10^6A/cm^2时，焦耳热不可忽略，膜温与环境温度不能视为相同。特别当金属条的电阻率较大时影响更明显。条中载流子不仅受晶格散射，还受晶界和表面散射，其实际电阻率高于该材料体电阻率，使膜温随电流密度J增长更快。
(3) 晶粒大小 实际的铝布线为一多晶结构，铝离子可通过晶间、晶界及表面三种方式扩散，在多晶膜中晶界多，晶界的缺陷也多，激活能小，所以主要通过晶界扩散而发生电迁移。在一些晶粒的交界处，由于金属离子的散度不为零，会出现净质量的堆积和亏损。进来的金属离子多于出去的，所以成为小丘堆积，反之则成为空洞。
同样，在小晶粒和大晶粒交界处也会出现这种情况，晶粒由小变大处形成小丘，反之则出现空洞，特别在整个晶粒占据整个条宽时，更容易出现断条，所以膜中晶粒尺寸宜均匀。
(4) 介质膜 互连线上覆盖介质膜(钝化层)后，不仅可以防止铝条的意外划伤，防止腐蚀及离子玷污，也可提高其抗电迁移及电浪涌的能力。介质膜能提高电迁移的能力，是因表面覆有介质时降低金属离子从体内向表面运动的概率，抑制了表面扩散，也降低了晶体内部肖特基空位浓度。另外，表面的介质膜可作为热沉淀使金属条自身产生的焦耳热能从布线的双面导出，降低金属条的温升及温度梯度。
(5) 合金效应 铝中掺入Cu、Si等少量杂质时，硅在铝中溶解度低，大部分硅原子在晶粒边界处沉积，且硅原子半径比铝大，降低了铝离子沿晶界的扩散作用，能提高铝的抗电迁移能力。但布线进入深亚微米量级，线条很细，杂质在晶界处集积使电阻率提高，产生电流拥挤效应，这是一个新问题。
(6) 脉冲电流 电迁移讨论中多针对电流是稳定直流的情况，实际电路中的电流可为交流或脉冲工作，此时tMTF的预计可根据电流密度的平均值J及电流密度绝对值「J来计算。
4.3 电迁移的失效模式
电迁移有三种失效模式如下：
(1) 短路 互连布线因电迁移而产生小丘堆积，引起相邻两条互连线短路，这在微波器件或VLSI中尤为多见。铝在发射极末端堆积，可引起eb结短路。多层布线的上下层铝条间也会因电迁移发生短路等。
(2) 断路 在金属化层跨越台阶处或有伤痕处，应力集中，电流密度大，可因电迁移而发生断开。铝条也可因受到水汽作用产生电化学腐蚀而开路。
(3) 参数退化 电迁移还可以引起eb结击穿特性退化，电流放大系数hFE变化等。
4.4 抗电迁移的措施
(1) 设计 合理进行电路版图设计及热设计，尽可能增加条宽，降低电流密度，采用合适的金属化图形(如网络状图形比梳状结构好)，使有源器件分散。增大芯片面积，合理选择封装形式，必要时加装散热器防止热不均匀性和降低芯片温度，减小热阻，有利散热。
电迁移寿命: TTF= 上式中——与互连线几何形状和微结构有关的常数
——平均电流密度
——是活化能
——Boltzmann’s常数
——金属温度
其中 =，在稳定的热环境下
上式中 ——芯片的基准温度
——金属线由于电流流动上升的温度
R——温度为时互连线电阻
——互连线与衬底间的热阻
上式中 ——芯片周围的环境温度
——全功耗 是芯片面积
——衬底层封装的热电阻
当自热增加，电迁移寿命按指数减少。
(2)工艺 严格控制工艺，加强镜检，减少膜损伤，增大铝晶粒尺寸，因大晶粒铝层结构的无规则性变弱，晶界扩散减少，激活能提高，中位寿命增加。蒸铝时提高芯片温度，减缓淀积速度及淀积后进行适当热处理可获得大晶粒结构，但晶粒过大会防碍光刻和键合，晶粒尺寸宜选择得当。工艺中也应该使台阶处覆盖良好。
(3)材料 可用硅(铜)—铝合金后难熔金属硅化物代替纯铝。进一步的发展，在VLSI电路中，目前已采用铜做互联材料。此时与铝基材料作为互连线使用，其电导率不够高，抗电迁移性能差，已不适应要求。铜的导电性好，用直流偏置射频溅散方法生成薄膜，并经在氮气下450摄氏度30分钟退火可得到大晶粒结构铜的薄层，其电阻率仅为1.76微欧厘米，激活能Ea为1.26 eV，几乎比铝-硅-铜的(0.62)大两倍，在同样电流密度下，寿命将比铝-硅-铜的长3～4个数量级。
图4-1 衬底偏置电压随退火温度和铜膜晶向变化的曲线图
图4-2 退火前后铜膜的SEM微图
(4)多层结构 采用以仅为基的多层金属化层，如Pt5Si2-Ti-Pt-Au层，其中Pt5Si2与硅能形成良好的欧姆接触，钛是粘附层，铂是过渡层，金作导电层。对微波器件，经常采用Ni-Cr-Au及Al-Ni-Au层。当然多层金属化使工艺复杂，提高了成本。
(5)覆盖介质膜 由于如PSG、Al2O3或Si3N4等介质膜能抑制表面扩散，压强效应和热沉效应的综合影响，延长铝条的中位寿命[6]～[7]。
4.5 本章小结
本章主要研究了电迁移，在电路规模不断扩大，器件尺寸进一步减小时，互连线中电流密度在上升，铝条中的电迁移现在更为严重，成为VLSI中的一个主要可靠性问题。本章首先介绍了电迁移的原理， 给出了电迁移的中位寿命tMTF的Black方程，指出影响其中位寿命的重要参数。之后阐述了6点影响因素及它的三种失效模式：短路、断路和参数退化。最后针对影响因素和失效模式提出了电迁移的解决措施。
第5章 电压降
5.1 IR Drop介绍
IR Drop是由电线电阻和电源与地之间的电流所产生的。如果电线的电阻值过高或者单元的单元的电流比预想的要大，一种难以接受的电压下降就会出现，这种电压下降可以引起受影响的单元的供电电压要比所需要的电压低，并且可以导致更严重的门和信号的延迟，从而引起信号路径上时序的退化和时钟的偏移，由于IR Drop降低了电源电流，同时也使噪声容限降低，并且连带影响着集成电路设计中的信号完整性。
简单的增加电线的线宽，降低电阻，并且由此电压降低，但是同时它也会减少布线的面积，并且在大多数条件下不会被接受。确立设计之后，从事于IR Drop问题，当今所普遍应用的技术并不是对这些问题行之有效的方法。传统上，模拟方法用来设计电流的最大值以便检测电荷移动问题，但是这些非常昂贵并且对于大规模深亚微米集成电路的设计效率很低，这些设计模拟向量的指数增长使其非常困难，并且找到那些矢量耗费的时间会造成最坏的情况趋势。为了使设计中电流下降的位置更加完善，并且可以自动地通过更宽地金属层为IR Drop的最低估计值提供路径，其所需要的是科学的设计和可用来实施的工具[2]。
5.2 IR Drop分析
电源分布网络中的电压降落是从电源流过的峰值电流和电源网格中的寄生电阻的函数。随着功耗的增加和电源电压的降低，电压降落变得越来越严重。我们可以通过计算每一层电源网格上的最大电压降落，然后再把各个层上的最大电压降落累加起来获得全芯片的最大电压降落。两条平行的线之间的距离称作网格间距，这样对于每一网格间都有两条平行线穿过整个芯片。我们集中考虑顶层电源环中的电压降落，因为总的电压降落中的主要电压降落就在那。
传统的引线接合法限制电源焊盘只能在芯片的四周，从而产生了从电源焊盘到芯片中间的长的电源线。这样，这条非常长的电源线必须非常宽以减小电压降落，而这些又长又宽的电源线给时钟和全局总线的布线带来了困难。我们定义顶层最大电压降落为：
Vtop=Itop*Rtop=Javg*Dc*Ptop*Rint*Dc/8=Ichip*Ptop*Rint/8
这里我们定义了平均电流密度为全芯片的功耗与电源电压之比，而且假设电流在全芯片是均匀分布的，Dc为芯片边长。
当今的时钟设计需要很快的速度，因此需要非常大的缓冲器来驱动。但是，过大的驱动电流从电源流向缓冲器，导致了电压下降，使得缓冲器的电源电压出现一段时间的降低，从而使得缓冲器的驱动能力降低。因此我们可以看到一个非常戏剧的现象，很大的电压降落是由如缓冲器这样的电路产生的，同时它们自身又是电压降落的受害者。当然，刚才提到了，除了大的缓冲器外，大的总线驱动器，存储器解码器的驱动器也能在芯片工作的时候产生严重的电压降落。
在电路中，电源网格的寄生电阻是根据R=Rs *L/W 来计算的其中Rs是电源线的方块电阻，L和W分别为网格的间距和电源线的宽度。电源线的方块电阻可以从TSMC的工艺文件中查到，为0.076/squre，L选为40微米，而W定为标准单元中电源线的标准宽度1.08微米，这样计算出电源网格的寄生电阻为2.815欧姆，为了计算方便我们取其为3欧姆，另外考虑到在预布局中电源的输入端口距离时钟树电源网格还有一定的距离，这样由这段距离电源线而产生的寄生电阻我们初步定为30欧姆。以上参数有可能比实际中的要大，为了使模拟结果更加明显，先初步按上述数值进行模拟。输入端的脉冲源频率设为100M，即时钟周期为10纳秒，信号的上升时间定为0.1纳秒，时钟树的前两级反相器中PMOS管的宽长比设为20，NMOS管的宽长比设为10，然后，四级中PMOS管的宽长比设为40，NMOS管的宽长比设为20，最后一级 PMOS管的宽长比设为80，NMOS管的宽长比设为40，负载电容设为1皮法。器件模型采用TSMC的器件模型库，采用0.25微米工艺，最后用CADENCE的 SPECTRES电路模拟程序对电路进行瞬态分析。
同时为了与理想的情况作对比我们也对理想的情况做了模拟，然后把考虑电压降落和不考虑电压降落的结果进行对比，分析电压降落对对电路性能的影响，并对其性能的差异进行量化。未考虑寄生电阻的理想情况下的时钟树的电路如图5-1所示。
图5-1 未考虑寄生电阻的理想情况下的时钟树的电路图
而考虑了电源网格中寄生电阻的作用的电路如图5-2所示：
图5-2 考虑了电源网格中寄生电阻的作用的电路图
从图5-3中可以很清楚的看出在反相器进行状态转换的时候，反相器的电源端有很大的电压降落。从数据分析中可以看到在反相器的状态反转过程中，加到反相器的电源端的电压最小只有1.973V，电压降落达到了20%以上而这对于10%的电压波动容差来讲是绝对不能忍受的。
反相器的电源端的电压和时间的关系如图5-3所示：
图5-3 反相器的电源端的电压波形图
反相器的地端的电压随时间的变化如图5-4所示：
图5-4 反相器的地端的电压波形图
图5-5 反向器的输出波形曲线图
类似的，加到反相器的地端电压，最大的为597.8mv，同样也达到了20%， 最小的也有384.9mv；而在理想情况下加到反相器的电源端的电压应该恒为2.5v，加到反相器的地 端的电压应该恒为0。这完全是由电源网格中的寄生电阻导致的，因为在我们所做分析和模拟中只考虑了电阻的影响。
理想情况下的延迟如图5-4所示：
图5-6 理想情况下的延迟电路图
实际中考虑了电压降后的延迟如图5-7所示：
图5-7 考虑了电压降后的延迟电路图
由于存在电压降，实际的延迟比理想的延迟多17.5ps。
5.3 抗IR Drop的措施
1．采用 flip-chip 封装技术，使得电源pad和地 pad可以任意分布在芯片底部。
2．既然电源电压降落与同步转换的电路（如buffer）的数量有一定的关系，则可以把 同步转换的电路的数量作为一个设计规则来加以约束。
3．采用加褪耦电容的方法，褪耦电容既可以加在封装级也可以加在芯片级。一般的，低频情况下在片加外褪耦电容就足够了，而对于高频情况必须加在片内。封装级加的褪耦电容叫做整体式褪耦电容，这种褪耦电容多用在多芯片模块（多个芯片做在同一个衬底上再一起封装）等面积很大的芯片上（如图5-8）：
图5-8 整体式褪耦电容在多芯片模块中的应用
具体做法是在一定厚度的铝层上生长一层三氧化二铝然后再生长一层铝。整体式褪耦电容又分为薄膜整体式褪耦电容和陶瓷整体式褪耦电容，其中前者在5GHz带宽范围内具有很好的特性（如最小的电压损失和没有共振现象）。
在芯片级加的褪耦电容则是对包含了随时间变化的电阻，负载电容，褪耦电容的等效电路进行模拟来获得功能块的转换行为。因为褪耦电容会占用不小的面积，所以先在芯片级对电源网络进行噪声分析然后找出热点再插入褪耦电容，然后再对面积进行优化。要做完整而精确的转换噪声分析模型中必须包括：封装级的电源总线模型，芯片级的电源总线模型，还有能表示片上转换行为的等效电路（这里有一个数据，对于300M RISC 微处理器需要160纳法的褪耦电容来保证电源波动能在规定的范围内）[8]～[9]。
5.4 本章小结
IR Drop是由互连线电阻和电源与地之间的电流所产生的。如果电线的电阻值过高或者单元的单元的电流比预想的要大，一种难以接受的电压下降就会出现，这种电压下降可以引起受影响的单元的供电电压要比所需要的电压低，并且可以导致更严重的门和信号的延迟，从而引起信号路径上时序的退化和时钟的偏移，由于IR Drop降低了电源电流，同时也使噪声容限降低，并且连带影响着集成电路设计中的信号完整性。
简单的增加电线的线宽，降低电阻，并且由此电压降低，但是同时它也会减少布线的面积，并且在大多数条件下不会被接受。传统上，模拟方法用来设计电流的最大值以便检测电荷移动问题，但是这些非常昂贵并且对于大规模深亚微米集成电路的设计效率很低。为了使设计中电流下降的位置更加完善，并且可以自动地通过更宽地金属层为IR Drop的最低估计值提供路径，其所需要的是科学的设计和可用来实施的工具。本章根据实际的条件作出了模拟仿真，讲述了在使用中的一些心得体会，并且提出了三种行之有效的解决方法。
第6章 天线效应
6.1 天线效应机理
虽然栅氧化层损坏的机理并不是非常清楚，但是第一个关于其本质的近似解释是：从等离子刻蚀工艺中收集到的电荷在电压的作用下会在氧化层中形成电流，这个电流能够引入很多陷阱，这些陷阱反过来能放大氧化层中的电流，在极端的情况下，上述机理能够导致栅氧化层的过早击穿，也能影响晶体管的閾值电压[11]。
图6-1 辉光放电
此图所描述的等效电路是用来估计充电量的，其中辉光放电被看作为一个电流源[10]。
6.2 天线效应的分析
经典的天线效应理论预言到薄栅氧化层的损坏程度和AR(天线面积与栅面积的比值，简称面积比)成正比，然而最近人们对经典理论提出了置疑，比如有报道称天线效应对AR的依赖性并没有经典理论那么强，原因如下：
1. 人们必须首先假设薄电介质电容均匀传导，但这不可能，当前的渗透理论断言，一旦部分渗透路径形成，电荷输运将变得高度局部化(集中)。
2. 关系式j=(A/a)J，(j是栅漏电流密度，A是天线的面积，a是薄电介质电容的面积，A/a就是AR，J是由等离子刻蚀引起的净电流密度)，只有当天线收集的电流与栅电流相平衡的情况下才可能正确，但这一前提只能在少数情况下成立。
3. 薄电介质电容本身也可以作为天线，一个更合适的表示是j=(1+A/a)J，这说明经典理论有所忽略(因为A/a的值一般都在几百到几千的范围才会对栅氧化层有明显的破坏作用所以在实际情况中，把1忽略是完全可以的)。
图6-2 栅寿命随天线比的变化曲线
对于氧化层厚度为6纳米和8纳米的情况下，Qbd随着AR的增加成比例的减小；当AR大于1500时， Tbd逐渐下降，当AR小于1500时，Tbd变化不明显。而对于AR较大的情况栅电容的单位面电容与天线电容的单位面电容比的大小是比AR更加重要的影响因素。
图6-3 感应振荡幅度随天线比和电容比的变化曲线
此图描述了在不同电容比的情况下感应振荡幅度对AR的关系，幅度对AR归一化。很明显，这个幅度不仅仅是AR的函数，在AR很小的情况下，对电容比的依赖性很弱，在AR较大的情况下，幅度对电容比的依赖性很强，当AR远大于电容比的时候幅度达到饱和。
1. 实验观测已经进一步的证明P管比N管更容易引起天线效应。
2. SOI上的器件比体CMOS上的器件具有更强的抗天线效应特性。
3. 对于栅氧化层的厚度大于4纳米的情况，栅氧化层越薄，天线效应越明显；对于栅氧化层的厚度小于4纳米的情况，结果正好相反。另外，对于栅氧化层的厚度大于4纳米的情况来说，在不增加电流密度的情况下，增加栅的介电常数有助于减弱天线效应。
4. 天线效应还依赖于电源的辉光放电频率[10]～[12]。
6.3 抗天线效应的措施
第一种解决方法是布线调整技术:
图6-4 在三层布线沟道中的天线效应
在上图的三层沟道布线实验中，这种层重新排布方法可以降低38.7%的天线效应，因为只是对布线的重新排布，因此不需要增加布线面积。
另一种解决办法是在栅极和衬底之间引入齐纳二极管，这样当栅氧化层上的电压超过二极管的击穿电压时，电荷会通过二极管放电，从而会起到一定的效果；但是这样做缺点也是很明显的：
1. 这样会增加面积，因此不可能大规模采用。
2. 击穿电压随工艺而定，当氧化层中的电荷累积没有达到二极管的击穿电压时，此方法不起作用[13]～[14]。
6.4 本章小结
栅氧化层损坏的机理不是非常清楚，第一个关于其本质的近似解释是：从等离子刻蚀工艺中收集到的电荷在电压的作用下会在氧化层中形成电流，这个电流能过引入很多陷阱，这些陷阱反过来能放大氧化层中的电流，在极端的情况下，上述机理能够导致栅氧化层的过早击穿，也能影响晶体管的閾值电压。根据查看各种资料得出：
1. 实验观测已经进一步的证明P管比N管更容易引起天线效应。
2. SOI上的器件比体CMOS上的器件具有更强的抗天线效应特性。
3. 对于栅氧化层的厚度大于4纳米的情况，栅氧化层越薄，天线效应越明显；对于栅氧化层的厚度小于4纳米的情况，结果正好相反。另外，对于栅氧化层的厚度大于4纳米的情况来说，在不增加电流密度的情况下，增加栅的介电常数有助于减弱天线效应。
4. 天线效应还依赖于电源的辉光放电频率。
在解决方法上提出了布线调整工艺和在栅极和衬底之间引入齐纳二极管，但是这两种方法各有各的应用条件，具体问题具体分析。
结 论
随着深亚微米工艺的发展，影响信号完整性的因素如电迁移，天线效应，电压降落，串扰等逐渐显现出来。在深亚微米超大规模集成电路中由于电迁移和热效应导致的电路可靠性问题对于长信号线变得尤其重要，有可能导致电路的短路或者断路。栅氧化层的天线效应是制造深亚微米MOSFET 的主要问题，等离子刻蚀工艺能够引入大量的电荷，这些电荷能够引起栅的褪化或者击穿。大的片上电流和在高频情况下需要充放电的大负载能够引起电源分布网络的电压降落问题。高速高集成度的超大规模集成电路中平行线间的串扰也变得越来越重要。由于耦合电容存在而产生的线间的串扰随着平均互连长度（相对于最小特征尺寸），布线互连密度和器件开关速度逐渐增强，高速电路（如动态电路和锁存器）在输入和输出节点对噪声很敏感，这使得对于设计而言进行精确的噪声耦合分析变得很关键。本文正是针对这几方面来分析和研究的，主要取得了以下结论：
(1) 信号完整性问题应该在下述环节中着重强调，包括电路设计，布局布线和模拟。
(2) 在两条线之间加入地线，它能极大的减小串扰，其不足是增大了芯片面积，所以不能在芯片中全范围的应用，可以用在一些全局的线中，它比加大线间距有效的多；改变线间距可以在微量上减小串扰；加大受害线上的驱动或是加入buffer或invter也可以减少串扰噪声。
(3) 合理进行电路版图设计及热设计，严格控制工艺，加强镜检，减少膜损伤，增大铝晶粒尺寸，用硅(铜)—铝合金后难熔金属硅化物代替纯铝，使用多层结构和覆盖介质膜等方法都可以减少电迁移现象。
(4) 采用 flip-chip 封装技术和加褪耦电容的方法能在一定的程度上减弱电压降对信号完整性的影响。
(5) 天线效应在解决方法上提出了布线调整工艺和在栅极和衬底之间引入齐纳二极管，但是这两种方法各有各的应用条件，具体问题具体分析。
参考文献
1 高锦琴.深亚微米版图设计中的关键技术研究.哈尔滨工业大学硕士论文.2002:1-78
2 Magma Design Automation Inc.Deep-Submicron Signal Integrity.magma-da.com 2002:1-6
3 李忻，李方伟.第三代移动通信与信号完整性问题. 重庆邮电学院. tele.com.cn/guokan/2001/0103/03g.htm
4 Young，Brian.Digital Signal Integrity-Modeling and Simulation with Interconnects and Package.Prentice-Hall PTR，2001:98-104
5 Soo-YoungOh，Keh-Jeng Chang，John L.Moll."PHYSICAL AND TECHNOLOGICAL LIMITATIONS AND THEIR OPTIMIZATION IN SUBMICRON VLSI INTERCONNECT"IEEE VMIC Conference June 1991:346-349
6 T.Ohmi，T.Hoshi，T.Yoshie，T.Takewaki，M.Otsuki，T.Shibata，and T.Nitta."LARGE-ELECTROMIGRATION-RESISTANCE COPPER INTERCONNECT TECHNOLOGY FOR SUB-HALF-MICRON VLSI'S"IEEE IEDM91 1991:285-288
7 Kaustav Banerjee，Amit Mehrotra."Coupled Analysis of Electromigration Reliability and Performance in ULSI Signal Nets"IEEE 2002:1-7
8 N.Capitol Ave.，San Jose."Integral Decoupling Capacitance Reduces Multichip Module Ground Bounce"IEEE 1991:79-84
9 Kevin T. Tang and Eby G. Friedman."Transient IRVoltage Drops in CMOS-Based Power Distribution Networks"IEEE 2000:1-4
10 Doug P.Verret，Anand Krishnan，Srikanth Krishnan."A New Look at the Antenna Effect"IEEE TRANSACTIONS ON ELECTRON DEVICES，VOL.49，NO.7，JULY 2002:1274-1281
11 Wojciech Maly，Charles Ouyang，Subhendra Ghosh，and Sury Maturi."Ddtection of an Antenna Effect in VLSI Designs"IEEE 1996:86-94
12 Koji Eriguchi and Yukiko Kosaka."Correlation Between Two Time-Dependent Dielectric Breakdown Measurements for the Gate Oxides Damaged by Plasma Processing"IEEE TRANSACTIONS ON ELECTRON DEVICES，VOL.45，NO.1，JANUARY 1998:160-164
